2) Cross Clock Domain
跨时钟域
1.
Cross Clock Domain Design and Implementation of Configuration Module in ASIC System;
ASIC系统中跨时钟域配置模块的设计与实现
3) multi-asynchronous clock design
多时钟域设计
4) clock design
时钟设计
1.
PECL signal makes this logic suitable for high-speed ADC clock design.
PECL(正电压射极耦合逻辑)信号作为一种适合高速逻辑互联的电平标准,越来越多地应用在高速A/D转换器的时钟设计中。
2.
This article discusses five different clock design schemes in FPGA design,analyzes the advantages and disadvantages of these different schemes as well as some critical points in their design.
探讨了FPGA设计过程中5个不同的时钟设计方案,对这些不同方案的优点、缺点和在设计中需要注意的问题进行了分析,并提出了一些合理建议。
3.
Six clock design measures for the field programmable gate array(FPGA) are described in this paper which preset a credible clock design according to the setup time,hold time and synchronous principle.
对于现场可编程门阵列(FPGA)常见的6种时钟设计,根据建立时间和保持时间的要求,按照同步设计原则,分别给出可靠的时钟设计方案。
5) one clock design
单时钟设计
6) time-domain design
时域设计
1.
By explicitly analyzing a time-domain methodology for designing FIR multirate filter banks,a new method for time-domain design is improved,and the explicit design algorithm is given.
本文研究了FIR多速率滤波器组的时域设计方法,提出了一种新的时域设计算法,并给出了算法的设计过程,最后讨论了此算法改进并用于两通道长度不尽相等的线性相位完全重构FIR QMF组的设计。
补充资料：超导电性的局域和非局域理论（localizedandnon-localizedtheoriesofsuperconductivity）
超导电性的局域和非局域理论（localizedandnon-localizedtheoriesofsuperconductivity）
伦敦第二个方程（见“伦敦规范”）表明，在伦敦理论中实际上假定了js(r)是正比于同一位置r的矢势A(r)，而与其他位置的A无牵连；换言之，局域的A(r)可确定该局域的js(r)，反之亦然，即理论具有局域性，所以伦敦理论是一种超导电性的局域理论。若r周围r'位置的A(r')与j(r)有牵连而影响j(r)的改变，则A(r)就为非局域性质的。由于`\nabla\timesbb{A}=\mu_0bb{H}`，所以也可以说磁场强度H是非局域性的。为此，超导电性需由非局域性理论来描绘，称超导电性的非局域理论。皮帕德非局域理论就是典型的超导电性非局域唯象理论。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条