1) timekeeper design
钟表设计
2) watch design principle
钟表设计原理
3) Clock Interface Design
钟表盘面设计
4) Clocks and Watches Design
钟手表计算机辅助设计
5) clock design
时钟设计
1.
PECL signal makes this logic suitable for high-speed ADC clock design.
PECL(正电压射极耦合逻辑)信号作为一种适合高速逻辑互联的电平标准,越来越多地应用在高速A/D转换器的时钟设计中。
2.
This article discusses five different clock design schemes in FPGA design,analyzes the advantages and disadvantages of these different schemes as well as some critical points in their design.
探讨了FPGA设计过程中5个不同的时钟设计方案,对这些不同方案的优点、缺点和在设计中需要注意的问题进行了分析,并提出了一些合理建议。
3.
Six clock design measures for the field programmable gate array(FPGA) are described in this paper which preset a credible clock design according to the setup time,hold time and synchronous principle.
对于现场可编程门阵列(FPGA)常见的6种时钟设计,根据建立时间和保持时间的要求,按照同步设计原则,分别给出可靠的时钟设计方案。
6) timekeeper
[英]['taɪmki:pə(r)] [美]['taɪm'kipɚ]
计时员;钟表
补充资料：产品开发过程中的设计原理及应用实例
铁路车辆大致可以分为车体、转向架、连接缓冲装置等部分。转向架是铁路车辆的走行部分，它的作用是承受车体上部的重量，传递牵引力和制动力，缓和线路对车辆的冲击。转向架一般包括轮对轴箱装置、弹性悬挂装置、构架和侧架、基础制动装置、车体支承装置等部分（如图1）。目前，我国铁路货车的主型转向架是转8A型转向架，包括：轴承、轮对、侧架、锲块、摇枕、枕簧、滑槽式基础制动装置、旁承及下心盘等主要零部件组成。
转向架的设计一般要经过设计参数、有限元分析和动力学性能校核三个步骤，目前的设计活动遵循“设计、分析、更改”的形式，即进行有限元分析或动力学性能校核发现不能满足要求，再返回设计部门进行修改。由于涉及的参数较多，参数之间的耦合关系也比较复杂，转向架结构参数的设计往往需要较多时间。尤其是结构参数对于车辆的动力学性能的影响，往往只能依靠设计人员的经验来进行判断，当模型比较复杂时，容易造成设计人员判断失误，工程更改则带来产品开发周期延长，质量水平下降等问题。
因此，需要为设计人员提供一种工具，使他们在进行结构参数的设计计算时，能够直观的理解参数调节对于动力学性能的影响。下面用一个简单的举例来说明如何用设计原理系统指导参数调节。
转向架中的弹簧减振器被作为关键部件来处理，对其进行行为仿真和原理解释，但是设计人员在完成弹簧和减振器的参数设计以后对车辆的振动性能进行分析。车辆振动系统的简化模型中，图2(a)只考虑有非线性阻尼的垂直自由振动，图2(b)是弹簧减振器的示意图，弹簧减振器的参数有二十多个，包括簧条直径、弹簧圈数、弹簧刚度、摩擦面角、摩擦面系数等，根据仿真需要进行适当简化。
*车体离开平衡位置的距离；
STEP2)什么影响车体离开平衡位置的距离？
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条