1) one clock design
单时钟设计
2) clock design
时钟设计
1.
PECL signal makes this logic suitable for high-speed ADC clock design.
PECL(正电压射极耦合逻辑)信号作为一种适合高速逻辑互联的电平标准,越来越多地应用在高速A/D转换器的时钟设计中。
2.
This article discusses five different clock design schemes in FPGA design,analyzes the advantages and disadvantages of these different schemes as well as some critical points in their design.
探讨了FPGA设计过程中5个不同的时钟设计方案,对这些不同方案的优点、缺点和在设计中需要注意的问题进行了分析,并提出了一些合理建议。
3.
Six clock design measures for the field programmable gate array(FPGA) are described in this paper which preset a credible clock design according to the setup time,hold time and synchronous principle.
对于现场可编程门阵列(FPGA)常见的6种时钟设计,根据建立时间和保持时间的要求,按照同步设计原则,分别给出可靠的时钟设计方案。
3) counter-clock unit
计数器时钟单元
5) Global clock's design
全局时钟设计
6) multi-asynchronous clock design
多时钟域设计
补充资料：装箱单、重量单、尺码单
装箱单、重量单、尺码单
[装箱单、皿t单、尺码单1装箱单(Pack-ing Ust)是说明货物包装情况的单据，包括包装材料、包装方式，以及详细的包装内容，如花色、规格搭配等。进口地海关主要依据装箱单对某一特定内容的包装内容进行检查，也是进口商核对货物的依据。装箱单的内容有:单据名称、卖方名称、唆头、件数、规格、数量、毛净重、签字等。 重量单(Weight ust)是由卖方或第三者提供的，表明货物重量的单据。一般包括皮、毛、净重。它必须和其他单据上所表示的货物重量一致。 尺码单就不详细介绍了。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条