1) VMEbus Controller
VME总线控制器
1.
VMEbus Controller, which has the complete data transfer capability, is the key device of the VMEbus system.
VME总线控制器是VME总线系统的关键设备,具有完整的VME总线数据传输能力。
2) VMEbus message transfer mechanism
VME总线传输机制
3) VME Bus
VME总线
1.
The design of pipeline digital signal generator basec on VME BUS;
基于VME总线的流水线数字信号产生器的设计
2.
The Study and Implementation of Video Object Tracking System Based on VME Bus;
基于VME总线的视频目标跟踪系统的研究与实现
3.
This paper introduces the composition of the WAFE ,the structure of VME Bus, and the working principle and function of the standard services embedded controller (SEC),the front-end embedded Controller (FEC) and so on.
文章介绍了WAFE的组成、VME总线结构以及前端控制器(FEC)、标准服务嵌入控制器(SEC)等部分的工作原理及其功能。
5) VMEbus
VME总线
1.
A VMEbus interface circuitry;
一个VME总线接口电路
2.
The Interface Design between DSPHPI and VMEbus in Multi-processor System;
多处理器系统中DSPHPI与VME总线DMA接口设计
3.
The Design of the Measurement Software Based Virtual Instrument and VMEbus;
基于虚拟仪器与VME总线的测试软件设计
6) VME bus
VME 总线
1.
This paper depicts the compose of the host and the functions of each subsystems of heli- copter engineering simulator,It describes the configuration of the host hardware system based on VME bus,and it discusses the technique of design about the real time multitask simulation manage- ment software,and the implementation of real time simulation software.
本文阐述了直升机模拟器主控计算机系统的组成和各系统的功能,描述了基于 VME 总线的主控计算机硬件系统的配置方案,探讨了实时多任务仿真管理软件的设计方法及实时仿真软件的实现。
2.
For VME bus,users themselves could design interface circuit according to particular demand such as only slave interface.
对于 VME 总线,用户可以根据特定要求自行设计接口电路,比如只实现从模块访问。
补充资料：总线控制器
总线控制器
bus controller
信号，并用这些信号对存储器和输人输出系统的地址锁存、数据收发、允许写和允许输出等进行控制。控制翰人信号控制箱出状态箱人 ┌───┐ │状态机│ └───┘┌──┐ │状态│ │解码│ └──┘ 命令拾出 图1总线控制器电路结构 使用总线控制器的数据允许1〕EN和数据收发Efl丫R信号控制数据总线收发器;其中，用DEN启动数据收发器，用D】丫豆控制数据收发器的方向。利用对DEN和I〕T/R的定时控制，可以避免总线主控设备、数据总线收发器等的总线争用。 利用允许地址锁存ALE的输出确定对地址锁存的时间。从前一个总线操作完成到下一个总线操作出现在锁存器输出端为止，ALE至少要提供一个系统地址保持时间。利用该保持时间，支持多总线和公用存储系统。另外，系统命令的延迟也受到总线控制器的控制。命令延迟信号允许增加地址或写数据的时间，以便系统总线命令借助延迟完成各种总线操作。 使用总线控制器，是为了解决CPU控制负载过重与外引线数目受限制等问题。它使CPU仅产生状态信号，不直接产生控制存储器或1/0电路的读写信号。在构成系统时，就需要总线控制器译码状态信息，从而产生能直接控制驱动存储器和1/0读写的信号。由于总线控制器需要较高的负载能力，因此，一般采用双极型电路。 典型的总线控制器产品为82 C 288，它采用高速CHM()S技术。其主要功能有:提供局部总线和系统总线命令和控制，单+SV电压，全静态器件，与HM(万技术的82288全兼容。zongxian kongzh.qi总线控制器(bus controller)计算机系统中用以代替中央处理器(CPtl)，提供总线控制和命令信号的一种专用集成电路。一般情况下，CPU输出表征该总线周期要存取的设备的状态信号，通过总线控制器产生该总线周期所需的全部总线控制信号及命令输出信号，并对连在总线上的存储器和输人输出(I/O)设备进行控制。总线控制器也称系晚总伐挂润霖。 总线控制器的内部结构主要由状态解码、控制输人逻辑、状态机、控制输出逻辑和命令输出逻辑等组成，其电路结构如图1所示。控制输出提供允许地址锁存ALE、数据收发1〕1，/R、数据允许DEN等
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条