1) sub-micron MOSFET
深亚微米半导体器件
2) deep submicron MOSFET
深亚微米金属-氧化物-半导体器件
3) submicron semiconductor device
亚微米半导体器件
1.
This paper presents the building procedures of hydrodynamic model for submicron semiconductor device simulation.
主要讨论了亚微米半导体器件模拟的流体动力学模型方程的建立过程。
4) submicron scale mos device
亚微米尺寸金属氧化物半导体器件
5) deep submicron PMOSFET s
深亚微米PMOS器件
1.
Degradation and physical mechanism of NBT in deep submicron PMOSFET s;
NBT导致的深亚微米PMOS器件退化与物理机理
6) Deep submicron device
深亚微米器件
补充资料：N沟道金属-氧化物-半导体集成电路
以 N沟道 MOS场效应晶体管为基本元件的集成电路，简称NMOS。NMOS电路于1972年才研制成功。NMOS电路发展的主要困难，是在普通的工艺条件下NMOS电路所用的衬底材料P型硅表面容易自然反型或接近反型,因而难以制成作为开关元件的增强型MOS晶体管,而且元件之间也不易隔离。NMOS电路工艺比PMOS电路（见P沟道金属-氧化物-半导体集成电路工艺复杂。一般情况下,NMOS电路采用性能良好的硅栅结构(见图)。衬底是轻掺杂的P型硅,栅的材料为多晶硅。一条多晶硅栅及其左右两个N型扩散区连同衬底组成一个N沟道 MOS晶体管。硅栅MOS结构中,铝线扩散线和多晶硅线均能作为内部联线，所以有三层布线。铝线同多晶硅线，铝线同扩散线可以交叉（如图左右两侧）。
NMOS工艺的特点是：①用硅栅结构实现栅同源、漏边界的自对准，以减小寄生电容；②用局部氧化方法使场区氧化层的底边下沉，既能保证为提高场阈电压所需的场氧化层的足够厚度，又能降低片子表面台阶的高度，防止铝层断裂；③用离子注入掺杂工艺可提高硅表面杂质浓度,精确控制MOS晶体管和寄生场晶体管的阈值电压。
硅栅NMOS电路也具有自隔离的特点。工作时,P型衬底连接最低电位，使所有PN结处于反偏或零偏。由于电子迁移率比空穴迁移率约大三倍，NMOS电路比PMOS电路速度快。NMOS电路为正电源供电，且N沟道MOS晶体管阈值电压较低，所以NMOS电路可与TTL电路（见晶体管-晶体管逻辑电路共同采用+5伏电源。相互间的输入、输出开关阈值可以彼此兼容，而不像PMOS电路需要特殊的接口电路。NMOS技术发展很快，其大规模集成电路的代表性产品是各种高速、低功耗、大容量的存储器和微处理器。
参考书目
Arthur B.Glaser, Gerald E.Subak－Sharpe,Integrated Circuit
Engineering Design,Fabrication and Applications，1st ed., Addison Wesley Pub.Co.,Reading, Massachusetts,1977.
NMOS工艺的特点是：①用硅栅结构实现栅同源、漏边界的自对准，以减小寄生电容；②用局部氧化方法使场区氧化层的底边下沉，既能保证为提高场阈电压所需的场氧化层的足够厚度，又能降低片子表面台阶的高度，防止铝层断裂；③用离子注入掺杂工艺可提高硅表面杂质浓度,精确控制MOS晶体管和寄生场晶体管的阈值电压。
硅栅NMOS电路也具有自隔离的特点。工作时,P型衬底连接最低电位，使所有PN结处于反偏或零偏。由于电子迁移率比空穴迁移率约大三倍，NMOS电路比PMOS电路速度快。NMOS电路为正电源供电，且N沟道MOS晶体管阈值电压较低，所以NMOS电路可与TTL电路（见晶体管-晶体管逻辑电路共同采用+5伏电源。相互间的输入、输出开关阈值可以彼此兼容，而不像PMOS电路需要特殊的接口电路。NMOS技术发展很快，其大规模集成电路的代表性产品是各种高速、低功耗、大容量的存储器和微处理器。
参考书目
Arthur B.Glaser, Gerald E.Subak－Sharpe,Integrated Circuit
Engineering Design,Fabrication and Applications，1st ed., Addison Wesley Pub.Co.,Reading, Massachusetts,1977.
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条