1) base-sheet resistance
基区薄层电阻
3) sheet resistance
薄层电阻
1.
The principle and application of testing sheet resistance with four-point probe techniques;
四探针技术测量薄层电阻的原理及应用
2.
Monitor of Ion Implantation in IC Process by Contour Map of Sheet Resistance;
IC离子注入工艺的薄层电阻等值图监控
3.
The sheet resistance of TiSi2 film before/after annealing wasmeasured by Four-probe.
用四探针检测了退火前后薄膜的薄层电阻，用俄歇电子能谱（ＡＥＳ）和Ｘ射线衍射分析了薄膜的化学组成和晶体结构。
4) thin bed resistivity
薄层电阻率
1.
There-fore,thin bed resistivity logging is useful in finding some new reservoirs.
用常规低分辨率测井方法往往不能有效确定储层厚度,甚至导致漏层,因此,薄层电阻率测井有利于挖掘一些新的有利储层。
5) base resistance
基区电阻
1.
Testing base resistance r_(bb) of transistor;
晶体管基区电阻r_(bb)的测试
2.
Including a base resistance model dependent of temperature,optimuni design of the base of hish-spoed bipolar transistors at low temperatures is investigated.
本文考虑禁带变窄效应和载流子冻析效应，分析了基区掺杂浓度的分布、基区峰值浓度的大小及位置对基区渡越时间的影响，结合基区电阻的温度模型，对低温高速双极晶体管的优化设计作了探讨。
6) Ultra-Thin Base Negative Differential Resistance Heterojunction Bipolar Transistor (UTBNDRHBT)
超薄基区负阻HBT
补充资料：薄层电阻测量技术
薄层电阻是指一块正方形薄层沿其对边平面方向的电阻,单位为Ω／□（图1）。若正方形薄层的边长为l，厚度为xj，截面积为A,平均电阻率为，薄层电阻Rs为
由上式可知，薄层电阻只与薄层材料的平均电阻率及其厚度有关，与方块的边长无关。
经常通过外延生长、杂质扩散工艺或离子注入掺杂工艺在单晶衬底上形成一层异型薄层(如在N型衬底上形成P型层或在P型衬底上形成N型层)，或通过真空蒸发工艺、溅射工艺在绝缘材料上覆盖一层金属薄膜。这些结构的薄层电阻值在半导体器件和集成电路生产中都是需要受到精确控制的重要工艺参数。半导体薄层电阻的大小取决于薄层中掺入杂质的情况。当杂质分布形式确定后，通过测量薄层电阻就能推算出表面杂质浓度。
在半导体工艺中，广泛使用四探针法测量薄层电阻（图2）。四个针尖排在一直线上，测量时电流由外侧两根探针流经薄层（因薄层与衬底的掺杂型号相异，电流基本上不通过衬底），并用两根内侧探针测量电压。探针的间距相等,均为s。当薄层厚度xj<时，可算出
式中U为电压值（伏）；I为电流值（安;）C为修正系数，当样品的尺寸远大于s时，C =4.532。
在硅平面工艺中，往往通过一些专门设计的测试图形来检测薄层电阻。这些图形形成在芯片边缘，或者专门的测试片上（与其他参数的测试图形一起），它们和集成电路芯片同时经历各项工艺步骤。通过这样一些测试图形测得的薄层电阻，更加准确地反映器件和电路中的实际情况。若在大圆硅片上作成布满测试图形的阵列，还可得到整个圆片上薄层电阻值分布的均匀性。
图3为矩形条的薄层电阻测试图形。有阴影线的方块处为金属化的欧姆接触。电流I由外侧的两处接触通过条状薄层,中间的两处接触用于测量电压U。矩形条的宽度W以及产生电压降U 的一段长度L均可测量。根据薄层电阻的定义，可得
条状测试结构与单块集成电路中的电阻器的情况相似。
正方形范德堡测试结构中（图4），正中是需要测量的正方形薄层。测量时，从任一边的两个欧姆接触点通入电流I,从对边的两个欧姆接触点测量电压U。由于图形的高度对称,若在此局部范围内薄层电阻的平面分布均匀，则薄层电阻值Rs为
通过对换电压和电流测试点，并用测得的数据求出平均值就能消除因图形不对称所引起的误差。
由上式可知，薄层电阻只与薄层材料的平均电阻率及其厚度有关，与方块的边长无关。
经常通过外延生长、杂质扩散工艺或离子注入掺杂工艺在单晶衬底上形成一层异型薄层(如在N型衬底上形成P型层或在P型衬底上形成N型层)，或通过真空蒸发工艺、溅射工艺在绝缘材料上覆盖一层金属薄膜。这些结构的薄层电阻值在半导体器件和集成电路生产中都是需要受到精确控制的重要工艺参数。半导体薄层电阻的大小取决于薄层中掺入杂质的情况。当杂质分布形式确定后，通过测量薄层电阻就能推算出表面杂质浓度。
在半导体工艺中，广泛使用四探针法测量薄层电阻（图2）。四个针尖排在一直线上，测量时电流由外侧两根探针流经薄层（因薄层与衬底的掺杂型号相异，电流基本上不通过衬底），并用两根内侧探针测量电压。探针的间距相等,均为s。当薄层厚度xj<
式中U为电压值（伏）；I为电流值（安;）C为修正系数，当样品的尺寸远大于s时，C =4.532。
在硅平面工艺中，往往通过一些专门设计的测试图形来检测薄层电阻。这些图形形成在芯片边缘，或者专门的测试片上（与其他参数的测试图形一起），它们和集成电路芯片同时经历各项工艺步骤。通过这样一些测试图形测得的薄层电阻，更加准确地反映器件和电路中的实际情况。若在大圆硅片上作成布满测试图形的阵列，还可得到整个圆片上薄层电阻值分布的均匀性。
图3为矩形条的薄层电阻测试图形。有阴影线的方块处为金属化的欧姆接触。电流I由外侧的两处接触通过条状薄层,中间的两处接触用于测量电压U。矩形条的宽度W以及产生电压降U 的一段长度L均可测量。根据薄层电阻的定义，可得
条状测试结构与单块集成电路中的电阻器的情况相似。
正方形范德堡测试结构中（图4），正中是需要测量的正方形薄层。测量时，从任一边的两个欧姆接触点通入电流I,从对边的两个欧姆接触点测量电压U。由于图形的高度对称,若在此局部范围内薄层电阻的平面分布均匀，则薄层电阻值Rs为
通过对换电压和电流测试点，并用测得的数据求出平均值就能消除因图形不对称所引起的误差。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条