1) bit timing recovery
位时钟恢复
1.
It comprises decimation filter,digital phase locked loop (DPLL),bit timing recovery and automatic frequency control (AFC).
解调器采用一种新颖的全数字方案,包括抽取滤波器、数字锁相环(DPLL)、位时钟恢复和自动频率控制(AFC)等部分,可用于频移键控信号的解调。
2) timing recovery
时钟恢复
1.
Design of the interpolation filter in an all-digital timing recovery scheme;
全数字时钟恢复方案中内插滤波器的设计
2.
Application of timing recovery in power electronic system integration;
时钟恢复在电力电子系统集成中的应用
3.
Super wide-range variable-rate timing recovery scheme and implementation;
超宽范围可变速率时钟恢复技术及其实现
3) clock recovery
时钟恢复
1.
Performance analysis of a novel chip tracking loop used for regenerative pseudo-noise ranging clock recovery;
用于再生伪码测距时钟恢复的新型码片跟踪环性能分析(英文)
2.
Design and implementation of a two-STC clock recovery circuit;
双STC时钟恢复电路的设计与实现
3.
Research on the Clock Recovery Chips in 10Gbit/s SDH/SONET and 10-Gigabit Ethernet;
10-40Gb/s光通信与万兆以太网时钟恢复电路芯片设计研究
4) CDR
时钟恢复
1.
To solve these issues,this paper proposes three new methods that include digital CDR,parallel bit-synchronization and parallel error-tolerance frame-synchronization.
本文结合新型高速光纤传输系统的研制,从物理层、链路层、数据层的角度出发,提出了数字化高速时钟恢复、并行比特同步、并行容错帧同步的组合设计方案,有效地减少了同步时间,提高了光纤系统数据传输效率,并成功应用于特种设备领域,取得了很好的效益。
2.
And also, a CDR(Clock and Data Recovery) circuit is devised, so that .
此外,还设计了硬件时钟恢复(CDR:ClockandDataRecovery)电路,实现了收发异地的双站式误码测试功能。
3.
The Adaptive PLL (APLL) can be widely used for Clock & Data Recovery (CDR) or Clock Generation in high-speed data communication systems since its special performance in fast locking and noise immunity.
此锁相环电路具有快速锁定和突出的噪声抑制特性,可应用于数字通信系统中接收模块的数据时钟恢复或时钟产生。
5) recovered clock
恢复时钟
6) carrier and bit-timing recover
载波和位时钟恢复
1.
A new algorithm for fast simultaneous carrier and bit-timing recovery during the acquisition phase in burst mode PSK transmission is proposed.
快速载波和位时钟恢复是突发模式传送系统的一个关键因素。
补充资料：寄杜位（顷者与位同在故严尚书幕）
【诗文】：
寒日经檐短，穷猿失木悲。峡中为客恨，江上忆君时。
天地身何在，风尘病敢辞。封书两行泪，沾洒裛新诗。
【注释】：
【出处】：
全唐诗：卷231_57
寒日经檐短，穷猿失木悲。峡中为客恨，江上忆君时。
天地身何在，风尘病敢辞。封书两行泪，沾洒裛新诗。
【注释】：
【出处】：
全唐诗：卷231_57
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条