1) Partial scan design
部分扫描设计
2) scan design
扫描设计
1.
The paper introduces DFT tech-niques used in the design of a general-purposed CPU chip,including techniques of scan design,memory build-in-self-test,and IEEE Std.
文中介绍了在一款通用CPU芯片的设计过程中,为提高芯片的易测性而采取的各种可测试性设计技术,主要包括扫描设计(ScanDesign)、存储器内建自测试(Build-in-self-test,简称BIST)以及与IEEE1149。
2.
This paper presents a switc h-level scan design method which solves the problems of area, speed and test ti me at the gate level.
本文针对门级扫描设计存在的面积、速度和测试时间问题 ,给出了一种开关级扫描插入方法 ,较好地解决了门级扫描设计面临的面积和速度问题 ,改进了测试时间问题。
3) scanning design
扫描设计
1.
The quality of CT diagnosis depends on the quality of scanning which is related to accurate scanning design and quality control on work process.
而CT扫描工作的质量与准确的CT扫描设计和CT工作流程质量控制息息相关。
4) partial scan
部分扫描
1.
The possible timing loss in the partial scan design is also considered.
研究了部分扫描触发器的选择 ,对原有的基于状态密度的方法做了一些改进 ,提出一种综合的、基于故障可控性和可观性的扫描触发器选择的方法 ,并分析了扫描触发器对电路时序特性的影响 。
2.
Based on the anal ysis of excessive power dissipation of f ull-scan BIST, we present partial scan a lgorithm which selects a portion of regi sters for scan cells to implement low po wer BIST.
在分析全扫描内建自测试 (BIST)过高测试功耗原因的基础上 ,提出了一种选择部分寄存器成为扫描单元的部分扫描算法来实现低功耗 BIST。
3.
A partial scan algorithm for BIST, which combines the structure analysis and testability analysis, is presented in this paper.
提出了一种在内建自测试(BIST)中进行部分扫描的算法,此算法综合了电路的结构分析和可测性分析。
5) Full scan testing
全扫描设计
6) frame sweep unit
帧扫描部分
补充资料：扫描电子显微镜(见扫描电子显微术)
扫描电子显微镜(见扫描电子显微术)
scanning eleetron mieroseoPe
扫描电子显微镜scanning eleetron mieroseope见扫描电子显微术。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条