1) FDSOI
全耗尽绝缘体上硅
2) silicon on insulator
绝缘体上硅
1.
According to the results of finite-element analysis with ANSYS, a piezoresistive pressure sensor based on silicon on insulator (SOI) was designed.
根据有限元工具ANSYS的分析结果,设计了一种半导体压阻式压力传感器——绝缘体上硅(SOI)压力传感器,并完成了制作。
2.
With the help of finite element analysis tool, ANSYS, a high-temperature piezoresistive pressure sensor based on silicon on insulator was designed.
采用有限元分析工具ANSYS完成了一种矩形弹性膜绝缘体上硅(SOI)高温压力传感器的优化设计,制作出样品,并与相同结构、工艺的多晶硅压力传感器进行了对比测试。
3) SOI
绝缘体上硅
1.
Study on SOI Dynamic Threshold nMOSFETs;
绝缘体上硅动态阈值nMOSFETs特性研究(英文)
2.
The SRAM cell is based on 32nm silicon-on-insulator(SOI)technology node.
该SRAM单元基于32nm绝缘体上硅(SOI)工艺结点,它包含有两个存取管和两个下拉管。
3.
Silicon ion implantations was used to improve SIMOX SOI substrate.
采用硅离子注入工艺对注氧隔离(SIMOX)绝缘体上硅(SOI)材料作出改性,分别在改性材料和标准SIMOXSOI材料上制作部分耗尽环型栅CMOS/SOI器件,并采用10keVX射线对其进行了总剂量辐照试验。
4) Silicon-on-insulator
绝缘体上硅
1.
The fabrication of Bragg gratings on silicon-on-insulator (SOI) rib waveguides using electron-beam lithography is presented.
报道了一种用电子束曝光的方法在绝缘体上硅的脊状光波导上制做布拉格光栅的技术。
2.
The combiner is fabricated on a silicon-on-insulator (SOI) substrate.
在一个绝缘体上硅的基板上实现了该器件。
3.
Silicon-on-insulator(SOI) device has the advantages of small junction capacitance, good resisting-radiation property, superior subthreshold characteristics, eliminating the latchup effects, suitable to low-voltage low-power operation, etc.
绝缘体上硅器件(SOI)具有结电容小、抗辐射性能好、优良的亚阈区特性、消除了闩锁效应、适于低压低功耗工作等优点，而被称为“二十一世纪的硅集成电路技术”。
5) SOI
绝缘体上的硅
1.
The partially depleted SOI (PDSOI) NMOSFET and CMOSFET\'s latch characteristics are studied in this paper.
本文研究了部分耗尽绝缘体上的硅(PDSOI)NMOS、CMOS结构的闩锁(latch)特性。
6) silicon on insulator(SOI)
绝缘体上硅(SOI)
补充资料：绝缘体上外延硅
绝缘体上外延硅
silicon on insulator
绝缘体上外延硅Sixieon。n insulator在绝缘衬底上制备半导体薄膜的生长技术。简称501。早期发展的绝缘衬底是蓝宝石。由于蓝宝石上外延硅存在衬底的自掺杂、载流子迁移率低、衬底和外延层界面应力大和衬底价格昂贵等缺点，得不到广泛应用。 501是在硅单晶衬底上形成5102绝缘层作衬底，并在绝缘层上进行硅外延增加厚度，用腐蚀法在该衬底上形成隔离硅岛后加工成电路。 较典型的501技术包括以下3种。①区熔再结晶技术。1979年由美国林肯实验室开拓。可采用激光或石墨加热器，近年又发展电子束、卤素钨灯加热等。这项技术经历图形外延、侧向籽晶外延和区熔再结晶。②氧离子注入(S IMOX)。以离一子束向硅单晶片注入高剂量氧离子，退火后形成埋层5102，再进行硅外延。用于超大规模集成电路SIMOX的最佳条件是:加热至500℃以上，以150一200 keV能量进行高浓度氧离子注入，注入浓度1一 2x101犯m一3，注入后在大于1250℃高温下退火。衬底和器件质量取决于注入能量、束流和温度等。③隔离硅外延。近年由林肯实验室发展的。它克服了材料缺陷如突出物、圆片翘曲和表面粗糙，提高了501材料质量。 用501结构材料加工大规模集成电路可降低互补金属一氧化物一半导体(CMOS)器件衬底的寄生电容，提高开关速度，增强抗宇宙射线能力和增加集成度。已应用于CMOS随机存贮器、运算器等。但501技术至今尚未进入商品化。今后除寻求发展新技术外，必须努力提高原有各种技术的实用性，如更好地控制硅膜中的缺陷和杂质，提高工艺的可靠性，进一步降低成本等，使之早日实现商品化。 (莫金现)
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条