说明:双击或选中下面任意单词,将显示该词的音标、读音、翻译等;选中中文或多个词,将显示翻译。
您的位置:首页 -> 词典 -> 偏序约束
1)  partial-order constraint
偏序约束
2)  preference restraint
偏好约束
3)  polarization constraints
偏振约束
4)  constraint programming
约束程序
1.
Logic-based methods in optimization and different methods in constraint programming are summarized.
由于优化和约束程序各自具有扩充能力,它们开始有效地结合在一起。
2.
Mixed integer nonlinear programming algorithm integrated constraint programming is applied to solve optimal control problems of hybrid model.
为解决混杂系统优化控制的计算复杂性问题,针对结合逻辑规则的工业过程混杂模型,采用结合约束程序的混合整数非线性规划算法,求解这种混杂模型的优化控制。
5)  timing constraints
时序约束
1.
This paper introduces the basic principle of Static Timing Analysis(STA) for verifying FPGA design and some timing constraints related to STA.
介绍了采用STA(静态时序分析)对FPGA(现场可编程门阵列)设计进行时序验证的基本原理,并介绍了几种与STA相关联的时序约束。
6)  timing constraint
时序约束
1.
This paper takes the residue number system as example, result in sub-module with different timing constraint at the architecture level.
并以剩余数系统为例进行仿真说明,在体系结构层得到具有不同时序约束的子模块,在电路层根据不同的路径长度分成两种不同的供电电压,达到降低功耗的目的。
2.
The basic timing constraints concept in ASIC design has been introduced in this paper, then with the ASIC design of VC12-VC4 E1 mapper in SDH system, the related timing constraints have been demonstrated in detail.
文中介绍了设计中所需考虑的各种时序约束 ,并以同步数字系列 (SDH)传输系统中 8路VC12 VC4E1映射电路设计为例 ,详细说明了设计中所采用的时序约束 ,并通过静态时序分析 (STA)方法使电路时序收敛得到了很好的验证。
补充资料:偏序

设a是一个非空集,p是a上的一个关系,若p适合下列条件:

(1)对任意的a∈a,(a,a)∈p;

(2)若(a,b)∈p且(b,a)∈p,则a=b;

(3)若(a,b)∈p,(b,a)∈p,则(a,c)∈p,则称p是a上的一个偏序关系。带偏序关系的集合a称为偏序集或半序集。

若p是a上的一个偏序关系,我们用a≤b来表示(a,b)∈p。

eg. 1、实数集上的小于等于关系是一个偏序关系。

2、设s是集合,p(s)是s的所有子集构成的集合,定义p(s)中两个元素a≤b当且仅当a是b的子集,即a包含于b,则p(s)在这个关系下成为偏序集。

3、设n是正整数集,定义m≤n当且仅当m能整除n,不难验证这是一个偏序关系。注意它不同于n上的自然序关系。

说明:补充资料仅用于学习参考,请勿用于其它任何用途。
参考词条