低温硅外延,Low-temperature Si epitaxy,音标,读音,翻译,英文例句,英语词典

您的位置：首页 -> 词典 -> 低温硅外延

1) Low-temperature Si epitaxy 点击朗读

低温硅外延

2) low temperature epitaxy 点击朗读

低温外延

3) LT-MBE 点击朗读

低温分子束外延

4) MBE growth at low temperature 点击朗读

低温分子束外延生长

5) silicon epilayer 点击朗读

硅外延层

Sub-micron silicon epilayer deposited by a novel Ultrahigh Vacuum Chemical Deposition System and fabrication of high frequency device;

UHV/CVD生长亚微米薄硅外延层及其高频器件研制

更多例句>>

6) Si epitaxy 点击朗读

硅外延

By spreading resistance profile technology,Si epitaxy thickness value was obtained through measuring the changing of depth resistivity.

实际外延片测试过程中,经常发生扩展电阻测试仪测量硅外延片厚度误差较大的问题,从三个方面分析了产生的原因,其中两方面存在于样品制备过程:样品研磨角度不等于垫块角度造成的误差;研磨斜面两条边缘不平行造成的误差。

更多例句>>

补充资料：硅上外延砷化镓

硅上外延砷化镓
epitaxy of gallium arsenide on silicon

硅上外延砷化稼epitaxy。f gallium arsenide onsilieon 20世纪80年代发展起来的一种技术。硅(51)具有成本低、强度高、热导性好、比重小和器件工艺成熟等特点。砷化稼(GaAs)的电子迁移率比硅的高数倍，且元件可在较高温下工作。GaAs的能带结构为直接跃迁型，适于制作光电器件。用硅作衬底生长GaAs薄膜，把两种材料的特点结合在一起，可开发多品种的新颖器件和集成电路，并降低成本。 GaAs/Si外延以分子束外延(MBE)和金属有机化合物气相沉积(MOCVD)为主。Si和GaAs的半导体性质各异，外延过程必须克服的困难包括:①晶格失配导致界面大量失配位错;②非极性Si和极性GaAs造成外延初始阶段不能形成单相GaAs的反相畴现象;③热膨胀系数的差异引起外延层的弯曲和裂纹。要得到高质和低位错的外延层，除采用Si的偏离晶向和热处理外，生长同质或异质缓冲层是十分关键的。1984年日本用两步法先在低于500OC下生长非晶GaAs缓冲层，再升温进行正常外延。如此可降低界面位错，但外延层剩余应力并未消除。应引入一个应变层作为缺陷过滤层把剩余应力减小。近年来还用倾斜、多孔和V槽的Si衬底降低位错。在Si衬底背面涂覆5102或Si3N‘以阻止Si进入GaAs层，可使未掺杂的GaAs电子浓度降至3x1014cm一3，与同质GaAs外延最好的结果相仿。 GaAs/Si技术已在微波、光电分立元件和集成电路中得到应用。已研制成功在同一芯片上由76个硅金属一氧化物一半导体场效应晶体管(MOSFET)、50个GaAs场效应晶体管(MESFET)和20个二极管组成的环形振荡器，这是当今高水平的GaAs/Si集成电路。美国斯派尔公司已能批量生产4in的GaAs/Si材料，用于高效太阳电池。日本已在载片38片的MOCVD设备中成功生长sin的GaAs/Si材料，开辟了使用大面积衬底降低成本的途径。但失配位错密度的降低仍待进一步解决。(莫金现)

说明：补充资料仅用于学习参考，请勿用于其它任何用途。

参考词条

低温加硅变温外延高温外延硅锗外延层本征硅外延

外延硅锗硅外延低温延性低温延伸低温延度低温硅

说明：双击或选中下面任意单词，将显示该词的音标、读音、翻译等；选中中文或多个词，将显示翻译。
	您的位置：首页 -> 词典 -> 低温硅外延 1) Low-temperature Si epitaxy 低温硅外延 2) low temperature epitaxy 低温外延 3) LT-MBE 低温分子束外延 4) MBE growth at low temperature 低温分子束外延生长 5) silicon epilayer 硅外延层 1. Sub-micron silicon epilayer deposited by a novel Ultrahigh Vacuum Chemical Deposition System and fabrication of high frequency device; UHV/CVD生长亚微米薄硅外延层及其高频器件研制更多例句>> 6) Si epitaxy 硅外延 1. By spreading resistance profile technology,Si epitaxy thickness value was obtained through measuring the changing of depth resistivity. 实际外延片测试过程中,经常发生扩展电阻测试仪测量硅外延片厚度误差较大的问题,从三个方面分析了产生的原因,其中两方面存在于样品制备过程:样品研磨角度不等于垫块角度造成的误差;研磨斜面两条边缘不平行造成的误差。更多例句>> 补充资料：硅上外延砷化镓硅上外延砷化镓 epitaxy of gallium arsenide on silicon 硅上外延砷化稼epitaxy。f gallium arsenide onsilieon 20世纪80年代发展起来的一种技术。硅(51)具有成本低、强度高、热导性好、比重小和器件工艺成熟等特点。砷化稼(GaAs)的电子迁移率比硅的高数倍，且元件可在较高温下工作。GaAs的能带结构为直接跃迁型，适于制作光电器件。用硅作衬底生长GaAs薄膜，把两种材料的特点结合在一起，可开发多品种的新颖器件和集成电路，并降低成本。 GaAs/Si外延以分子束外延(MBE)和金属有机化合物气相沉积(MOCVD)为主。Si和GaAs的半导体性质各异，外延过程必须克服的困难包括:①晶格失配导致界面大量失配位错;②非极性Si和极性GaAs造成外延初始阶段不能形成单相GaAs的反相畴现象;③热膨胀系数的差异引起外延层的弯曲和裂纹。要得到高质和低位错的外延层，除采用Si的偏离晶向和热处理外，生长同质或异质缓冲层是十分关键的。1984年日本用两步法先在低于500OC下生长非晶GaAs缓冲层，再升温进行正常外延。如此可降低界面位错，但外延层剩余应力并未消除。应引入一个应变层作为缺陷过滤层把剩余应力减小。近年来还用倾斜、多孔和V槽的Si衬底降低位错。在Si衬底背面涂覆5102或Si3N‘以阻止Si进入GaAs层，可使未掺杂的GaAs电子浓度降至3x1014cm一3，与同质GaAs外延最好的结果相仿。 GaAs/Si技术已在微波、光电分立元件和集成电路中得到应用。已研制成功在同一芯片上由76个硅金属一氧化物一半导体场效应晶体管(MOSFET)、50个GaAs场效应晶体管(MESFET)和20个二极管组成的环形振荡器，这是当今高水平的GaAs/Si集成电路。美国斯派尔公司已能批量生产4in的GaAs/Si材料，用于高效太阳电池。日本已在载片38片的MOCVD设备中成功生长sin的GaAs/Si材料，开辟了使用大面积衬底降低成本的途径。但失配位错密度的降低仍待进一步解决。(莫金现) 说明：补充资料仅用于学习参考，请勿用于其它任何用途。参考词条低温加硅变温外延高温外延硅锗外延层本征硅外延

©2011 dictall.com