1) floating-point adder
浮点加法器
1.
An Approach of Design for High-Speed Floating-point Adder;
一种高速浮点加法器的设计实现
2.
Floating-point LMS Algorithm is implemented successfully based on the multi-input structure-efficient floating-point adder presented.
文中根据多输入高效浮点加法器结构在FPGA(现场可编程门阵列)上实现了浮点LMS算法。
2) Floating point adder
浮点加法器
1.
Floating point adder is an important block in IC datapaths Its performance and power consumptions have a great effect on the performance of processors and DSP s In this paper, several architectures for floating point adder are summarized and analyzed A low power triple datapath architecture is described in particular Finally, the practicability of floating point adder architecture has been analyze
浮点加法器是集成电路数据通道中重要的单元 ,它的性能和功耗极大地影响着处理器和数字信号处理器的性能。
3) floating-point addition
浮点加法
1.
This paper gives a detailed discussion about the "floating-point addition" algorithm and its speciality, it also makes a research on some improve d algorithms and the implementations which have been employed in some DSP chips successfully nowadays.
详细讨论了浮点加法的算法及其特性,研究了现行的一些浮点加法运算单元所采用的改进算法及其电路实现,并介绍了这个领域的一些新技术。
4) Floating-point adder/subtracter
浮点加法器/减法器
5) 3-input floating-point adder
3输入浮点加法器
6) triple-data-path
三数据通道浮点加法器
补充资料：加权加法器
分子式：
CAS号：
性质：在对某一量值的多组测量中，考虑到每组测量结果的“权”后，计算出这一列测量结果总和的装置称加权加法器。“加权”是对测量值进行变换的一种方法。它的：目的是要突出测量值中的某些部分，抑制测量值中的另一些部分。实现的方法是将测量值中不同组成部分乘以不同的比例因子。
CAS号：
性质：在对某一量值的多组测量中，考虑到每组测量结果的“权”后，计算出这一列测量结果总和的装置称加权加法器。“加权”是对测量值进行变换的一种方法。它的：目的是要突出测量值中的某些部分，抑制测量值中的另一些部分。实现的方法是将测量值中不同组成部分乘以不同的比例因子。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条