1) CMOS ASIC
CMOS专用集成电路
2) CMOS analog Application Specific Intergrated Circuits
CMOS模拟专用集成电路
3) CMOS integrated circuit
CMOS集成电路
1.
An analysis of latch-up characteristics and latch-up windows in CMOS integrated circuits;
CMOS集成电路的闭锁特性和闭锁窗口分析
2.
The methods to improve the stability of CMOS integrated circuit and silicon controlled rectifier circuit are given in the paper.
通过两个抢答器电路的分析和实践，给出了提高CMOS集成电路和可控硅电路稳定性的方法。
4) CMOS integrated circuits
CMOS集成电路
1.
The Analysis and Design of Radiation-Hardened CMOS Integrated Circuits;
CMOS集成电路的抗辐射分析及设计
5) CMOS IC
CMOS集成电路
1.
A Study on Methodology for Glitch Power Analysis in CMOS IC s;
CMOS集成电路中Glitch Power的分析方法研究
2.
Study on the mechanism of Latch-up effect in CMOS IC and its countermeasures;
CMOS集成电路闩锁效应的形成机理和对抗措施研究
3.
Considerations on Hot-Carrier Effects in the Design of Deep Submicron CMOS IC s;
深亚微米CMOS集成电路抗热载流子效应设计
补充资料：专用逻辑集成电路
专用逻辑集成电路
application specific logic integrated circuit,ASLIC
可按照自己的设计要求，利用专门的开发工具，对Pll)进行编程以构成专用的逻辑集成电路。 PLD由编程元件阵列与编程电路、寄存器、输人输出电路等组成。它的逻辑功能主要由产生乘积项的可编程“与”门阵列与产生和项的固定的“或”门阵列来实现。PLD内部的编程元件可以是熔丝，或紫外光可擦编程只读存储器，或电可擦编程只读存储器。采用熔丝作为编程元件的PLD只能一次性编程，不能改写。采用UVEPROM作为编程元件的PLI〕其封装带有透明窗口，以便用紫外光擦除，再用电气方法改写，从而允许多次编程。采用U、/EEPROM作为编程元件的PLI〕可用电气擦除和改写，允许大量重复编程。 PLD的开发周期短，广泛用于电子电路的验证，适于小批量生产。 通用戈麟阵列电路(GAL)是可编程逻辑器件的一种，其内部结构基本上与PLD的相同。它采用EEPR〔)M作为编程元件，允许多次重复编程。 (仇玉林)ZhUQnyong luoli lieheng dianlu专用逻辑集成电路(applications，比iricl，glc integratedd代ult，ASLIC)按照用户系统的特定要求而专门设计制造的一类数字逻辑集成电路。它是专用集成电路(ASIC)的一个重要分支。使用专用集成电路可使电子系统具有独特的功能和性能，且不易被仿制。同时由于设计方法的进步与设计工具的完善，其开发周期已大为缩短，开发成本也大幅度降低。 按设计方法不同专用集成电路可分为三类:①定制电路，如标准单元电路、全定制电路;②半定制电路，如门阵列(GA);③可编程逻辑电路，如可编程逻辑器件(PLI〕)、现场可编程门阵列(FP-GA)。 专用集成电路的开发方法取决于用户对性能、费用和开发周期等需求的综合考虑。定制电路一般开发周期略长，但性能最好，当生产批量大时性能价格比最优。门阵列开发周期较短，适用于中等用量的用户。可编程逻辑电路开发周期最短，适用于需要量较少的用户。 专用集成电路广泛用于计算机及各种外围设备，同时也广泛应用于通信、工业控制、武器装备以及消费类电子产品(如洗衣机、电冰箱、电视机、照相机)中。 标准单元逻辑电路采用标准单元方法设计制造的一类专用集成电路。标准单元是与数字逻辑电路中的各种门电路、触发器、寄存器、加法器等相对应的集成电路设计单元。一个标准单元具有三种形态，即用于逻辑模拟的逻辑符号(含功能描述)，用于性能验证的延时参数以及用于版图布局布线的单元版图。延时参数与专用集成电路制造厂家的工艺参数、电学参数密切相关。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条