1) CMOS digital IC
CMOS数字集成电路
1.
A type of special purpose monitor for merchandises was developed based upon CMOS digital IC.
利用CMOS数字集成电路研制出一种专用物品监测仪器。
2) CMOS integrated circuit
CMOS集成电路
1.
An analysis of latch-up characteristics and latch-up windows in CMOS integrated circuits;
CMOS集成电路的闭锁特性和闭锁窗口分析
2.
The methods to improve the stability of CMOS integrated circuit and silicon controlled rectifier circuit are given in the paper.
通过两个抢答器电路的分析和实践，给出了提高CMOS集成电路和可控硅电路稳定性的方法。
3) CMOS integrated circuits
CMOS集成电路
1.
The Analysis and Design of Radiation-Hardened CMOS Integrated Circuits;
CMOS集成电路的抗辐射分析及设计
4) CMOS IC
CMOS集成电路
1.
A Study on Methodology for Glitch Power Analysis in CMOS IC s;
CMOS集成电路中Glitch Power的分析方法研究
2.
Study on the mechanism of Latch-up effect in CMOS IC and its countermeasures;
CMOS集成电路闩锁效应的形成机理和对抗措施研究
3.
Considerations on Hot-Carrier Effects in the Design of Deep Submicron CMOS IC s;
深亚微米CMOS集成电路抗热载流子效应设计
5) Digital CMOS circuit
数字CMOS电路
6) CMOS ASIC
CMOS专用集成电路
补充资料：数字集成电路
数字集成电路
digital integrated circuit
数数·701Vac=十SVVcc~15VR:l!R:冬军铃Q一A BD(b)┌───┐ │i·。 │ ├───┼─┬──┐│〔二 │l │l‘ │└───┴─┴──┘AB 图1基本逻样门电路图(a)1了TL‘‘与非”门电路;(b)了TL“与非”门电路(74H系列); (e)ECL“或非”、“或”电路;(d)CMOS‘‘或非”fl电路 按其输出的生成方法，数字IC可分为组合(逻辑)电路和时序(逻辑)电路两种。组合电路的输出只取决于当前输人组合，而不受过去输人的影响。时序电路的输出则取决于当前输人和过去输人所引起的当前状态。由于要保存过去输人的状态，所以时序电路中都有记忆电路。数字IC基本逻辑电路主要有二权替一舀体替逗裤电路(IJTL)、舀体苍一舀体替足牌电路(1，rL)、封权拍合逗褥电路(ECL)和金属一氧化物一半导体逻辑电路(h奴觅】呢ic circuit)。此外还有BICN正冷逻辑电路、集成注人逻辑电路(IIL)及多值逻辑电路(MVL)等。表1为几种主要逻辑电路型式集成电路性能比较。 数字IC分别以高、低电平表示逻辑1和0。若IC用高电平表示逻辑1，低电平表示逻辑0，称为正逻辑电路;反之，高电平对应逻辑0，低电平对应逻辑1的电路称为负逻辑电路。这是在设计数字IC时约定的。 门电路是组合电路中的基本电路，它按照输人端条件产生输出。基本门电路有“与”门、“或”门、“非”f丁、“与非”门、“或非”fl、“与或非”门、“异或”门、“同或”门等。表2中以A，B双输人和Q输出为例给出基本门电路的逻辑表示、电路符号表示和真值表。┌──┐│》1 │└──┘┌──┐│.》1│└──┘┌──┐│ %26 │└──┘┌──┐│ %26 │└──┘县县(a)(b)图2基本R-S触发器电路图和电路符号(a)用“或非”门组成，高电平触发的RS触发器;(b)用“与非”门组成，低电平触发的RS触发器思母县恩叭职叫士 图3基本触发器的电路符号及其工作特性(a)R一S触发器;(b)T触发器;(e)JK触发器:(d)D触发器图1给出了四种型式的典型电路图。以图(b)为例，当A，B同时为高电平时，Tl截止，几导通，导致几，几截止，几导通，输出为低电平;当A，B中有一个为低电平时，Tl导通，几截止，导致几，几导通，几截止，输出为高电平。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条