1) RightToLeft property
RTL属性
2) RTL module
RTL模型
1.
By using top down method and VHDL,RTL module is designed and the correctness of function confirmed.
提出了一种双精度浮点数字信号处理器Data-RAM的RTL模型设计方法。
3) RTL synthesis
RTL综合
1.
Research on how to use tool to do RTL synthesis
怎样能更好地应用工具进行RTL综合研究
2.
A VLSI architecture for RTL synthesis is proposed, which needs three RAMs to construct the three lists.
提出一种适于RTL综合的VLSI架构,3个链表由片上RAM实现,同时建立输入数据和初始化链表并行执行的模式·给出3个链表扫描和幅度细化的控制器及相应的有限状态机,并对其操作流程进行形式化的描述·最后对三维多分等级树的硬件模型进行了综合与仿真·仿真实验证明,该设计方法正确有效,在FPGA上工作频率达58MHz,满足视频编码器的实时性要求
3.
As the behavior of digital system can be fully described by the register transfer level (RTL) behavior descriptor, so RTL synthesis has become the mainstream design method in EDA domain.
算术操作符是 RTL综合中难于综合的一类操作符 ,文中详尽解释了 IEEE制定的有关算术操作符的各种限制 ,并对部分算术操作符的限制阐述了自己的观点 ;分析了各算术操作符的实现方案 ,并基于电路面积、电路速度 ,确定了适合 RTL综合的实现方案 ;最后 ,给出在自行开发的 RTL综合工具中进行的算术操作符综合测试 ,测试表明 ,所用的各种算术操作符实现方案具有良好的可行性和有效
5) RTL description
RTL描述
1.
On the basis of analyzing the format of RTL descriptions written by users, it presents a synthesis method which can synthesize both basic sequential logic circuits and complex sequential logic circuits which some other systems do not introduce, at the end of this paper, it shows some concrete examples.
文章系统地论述了时序逻辑综合问题，在分析用户的 RTL描述形式的基础上，以具体算法的形式，提出基本时序逻辑电路描述综合的实现方法，同时对其它一些综合系统中未引用的复杂时序逻辑电路也提出了具体的综合实现方法。
6) RTL simulation
RTL仿真
1.
As a softIP core, it is used to establish a kind of PCI protocol-based FPGA hardware verification platform,after RTL simulation, synthesis, implement and download to a FPGA with PCI IP core.
设计了一种用于测试SDRAM的可编程直接存储器存取控制模块(PDMA),把设计的PDMA作为IP软核,在基于PCI环境的RTL仿真平台上进行功能仿真、综合并将结果下载到PFGA上,建立基于FPGA的测试平台进行硬件测试验证。
补充资料：[3-(aminosulfonyl)-4-chloro-N-(2.3-dihydro-2-methyl-1H-indol-1-yl)benzamide]
分子式：C16H16ClN3O3S
分子量：365.5
CAS号：26807-65-8
性质：暂无
制备方法：暂无
用途：用于轻、中度原发性高血压。
分子量：365.5
CAS号：26807-65-8
性质：暂无
制备方法：暂无
用途：用于轻、中度原发性高血压。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条