1) pseudo-random generator
扰码发生器
1.
In order to comply with the systems for digital television DVB standard and to equalize the rate of binary codes "0" and "1" for clock recovery,the data at the output of MPEG-2 transport is randomized by pseudo-random generator.
给出了DVB标准中扰码发生器的FPGA设计方案,并以Altera公司的QuartusII为开发平台,运用Verilog语言描述了各部分设计并给出仿真结果。
2) disturbances generator
干扰发生器
1.
This paper first introduces the theory of power quality, analyzes several typical power quality disturbances generators at pre.
本文首先介绍了电能质量相关理论，对目前几种典型的电能质量干扰发生器作了分析，并设计了本文的电能质量干扰发生器的电路结构。
3) disturbance generator
扰动发生器
4) TS generator
码流发生器
1.
An implementation of a digital HDTV source decoder embedded in the TS generator is presented in this paper.
实现了以ST公司的专用芯片组为核心器件的HDTV码流发生器内置信源解码板的设计。
5) code generator
码型发生器
1.
A new method of realizing the high-rate code generator by configuring the Altera Stratix II FPGA embedded enhanced PLL in a low frequency clock is proposed.
利用Altera公司高端FPGA芯片StratixIIFPGA的内嵌式增强型锁相环的特性,在采用较低速率时钟的情况下,通过配置锁相环参数,实现了高速率、占空比和延迟均可调的码型发生器,精度可达1ns。
2.
This paper introduces the relization of 40Gbps code generator.
本文介绍了一种40Gbps码型发生器(NRZ)的实现方法。
6) Walsh code generator
Walsh码发生器
补充资料：摆放式干扰机(见通信干扰设备)
摆放式干扰机(见通信干扰设备)
hand-emplaced jammer
baifongshi gQnraoii摆放式干扰机(hand一emplaeed jam;ner)见通信干扰设备。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条