1) transistor mask
晶体管掩模
2) oxide masked planar transistor
氧化物掩膜平面晶体管
3) transistor model
晶体管模型
4) Transistor modeling
晶体管建模
5) mask carrier
掩模载运体
6) PDE model of MOS transistor
MOS晶体管PDE模型
1.
The PDE model of MOS transistor is embedded in RF circuits.
提出了以谐波平衡技术为平台,基于RF电路中MOS晶体管PDE模型的混合域瞬态包络仿真算法,解决了将MOS晶体管的PDE模型与表征电路系统的ODE耦合在一起进行数值求解的问题,并以一个功放电路为例说明了这种仿真技术的有效性。
补充资料：晶体管-晶体管逻辑电路
| 晶体管-晶体管逻辑电路 transistor-transistor logic 集成电路输入级和输出级全采用晶体管组成的单元门电路。简称TTL电路。它是将二极管-晶体管逻辑电路（DTL）中的二极管，改为使用多发射极晶体管而构成。TTL电路于1962年研制成功，基本门电路的结构和元件参数，经历了3次大的改进。同DTL电路相比，TTL电路速度显著提高，功耗大为降低。仅第一代TTL电路产品，就使开关速度比DTL电路提高5～10倍。采用肖特基二极管的第三代TTL电路，开关时间可缩短到3～5纳秒。绝大部分双极型集成电路，都是TTL电路产品。 |
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条