1) source code compiler
原始码编译器
2) codec
编译码器
1.
Design of HDB3 CODEC Based on CPLD;
基于CPLD的HDB3码编译码器设计
2.
Principles of the Codec for LDPC Codes and Its Hardware Implementation;
LDPC码编译码器的原理及其硬件实现
3) Encoder/Decoder
编译码器
1.
Design and Implementation of a TPC Encoder/Decoder Based on FPGA;
一种TPC编译码器的FPGA设计实现
2.
Research and Design of Encoder/Decoder in Petroleum Seismography Technology;
石油地震勘探技术中的编译码器研制
3.
This paper presents the domestic and overseas status of the cable transmission system and the principle of Encoder/Decoder, the key technology and the difficulty in Encoder/Decoder especially.
本论文介绍了目前国内外现有的测井电缆通信系统的发展现状,全面分析、阐述了编译码器的工作原理,特别分析了编译码器的关键技术和技术难点。
4) Encoder and decoder
编译码器
1.
Design and implementation of encoder and decoder for ASN.1 in TD-SCDMA system
TD-SCDMA系统中ASN.1编译码器的设计和实现
6) decoder and encoder unit
译码编码器
补充资料：译码器
译码器
decoder
ylmoq!译码器(decoder)将每一个输人代码转换为另一个对应的输出代码，即完成翻译代码工作的组合逻辑电路。它常用在数字显示电路中。 图1是一个2线一4线译码器的逻辑图，AIA。是输人代码，Y3、YZ、Yl、Y。是输出代码。由表1可见，当A:、A。为任一代码时，Y3、YZ、Y卜Y。均给出一个对应的代码。而且，由于每个输出代码中仅有一位是1，因而可以分别用每根线的输出1状态作为一个输人代码的译码输出。 图12线一4线译码器的逻辑图 图1中的S端是附加控制端，S一1时译码器工作，S一。时译码器被禁止工作，每个输出端都停留在逻辑。状态。如果把S作为数据输人端，A:、A0作为地址输人端，则此电路又是一个多路分配器。 表1图i电路的功能表┌───┬──────┐│AIA。 │Y3 YZ YIY。 │├───┼──────┤│00 │0 0 01 │├───┼──────┤│01 │0 0 10 │├───┼──────┤│1O │0 1 00 │├───┼──────┤│11 │1 0 00 │└───┴──────┘ 在有些译码器中，每个输出代码中可能不止一位是1，常见的七段字形译码器就是一例。图2是七段字形译码器的符号，表2是它的功能表。从表2中可以看到，输人代码A3A:AIA。的。。。。一1001状态分别表示十进制数的O一9，输出代码的a、b、e、d、e、f、g分别控制着七段字符显示器(见图3)的一段。例如当A。AZAIA。=o一01(表示十进制的5)时，输出代码abedefg=10一2011，即a、C、d、f、g为1，于是对应的各段被点亮，在显示器上显示出5的字形。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条