Verilog代码,Verilog code,音标,读音,翻译,英文例句,英语词典

您的位置：首页 -> 词典 -> Verilog代码

1) Verilog code 点击朗读

Verilog代码

2) VerilogHDL 点击朗读

Verilog HDL

A programmable logical device is programmed by VerilogHDL to realize the conversion from series to parallel for single chip computers.

本文介绍了一种固定信号格式的串并转换,利用 Verilog HDL 语言对一块可编程逻辑器件进行编程,实现单片机串行口输出的串行数据到8位并行数据的转换。

更多例句>>

3) Verilog-A HDL 点击朗读

Verilog-AHDL

Transient effects caused by wide opera- tional range in temperature were taken into account in Verilog- A HDL and implemented in Spectre Circuit Simulator.

使用Verilog-AHDL语言实现,并且用Spectre电路仿真器执行,可实现宽温度范围应用。

4) code [英][kəʊd] [美][kod] 点击朗读

代码

A Algorithm About Creating Bopomofo Code by Unicode Characters; 点击朗读

Unicode汉字字符拼音代码生成算法

Carries out the Processing that the Code Adjusts to Use the Database Editor in the Flash Mx 2004th;

在Flash Mx 2004中实现代码调用库剪辑的处理

Process Control of UNIX Systems and It s Code Analyse; 点击朗读

UNIX系统的进程控制与其代码分析

更多例句>>

5) codes [英][kəud] [美][kod] 点击朗读

代码

After discussing the importance and the necessity of optimizing VB application program,this paper introduces some specific methods of optimizing VB application program codes and gives some detailed explanation.

在讨论了VB应用程序优化的重要性和必要性的基础上 ,提出了针对VB应用程序源代码进行各种具体优化的方法 ,并对其作出了详细的解释 ,实施这些优化方法能提高VB应用程序的速度 ,缩小VB应用程序的大小 ,减小VB应用程序所需内存空

更多例句>>

6) AS code 点击朗读

AS代码

补充资料：代码生成

代码生成
code generation

daima Shengeheng代码生成(，de generation)把语法语义分析后的中间结果转换成等价的目标程序或目标程序模块的过程。中间结果是用三元式、四元式或逆波兰式等中间语言表示的程序。目标程序是用目标语言书写的。目标语言可以是机器语育、汇编语言乃至高级语育。随着计算机的编译环境和执行环境的不断完善，不仅能产生可直接执行的目标程序，也能生成可再定位的或可连接的目标程序模块，并最终通过连接装人程序构成可直接执行的目标程序。代码生成不但与编译有关，而且与运行环境有关。所生成的目标程序应当符合连接装人所要求的规范。代码生成中存储分配和寄存器分配是直接影响目标程序功效的重要且复杂的问题，应给予足够重视。

说明：补充资料仅用于学习参考，请勿用于其它任何用途。

参考词条

Verilog HDL描述 Verilog HDL语言 Verilog语言 Verilog语义 VERILOG仿真 Verilog编译 Verilog-HDL语言

代码;编码代码(编码) Verilog-A模型

说明：双击或选中下面任意单词，将显示该词的音标、读音、翻译等；选中中文或多个词，将显示翻译。
	您的位置：首页 -> 词典 -> Verilog代码 1) Verilog code Verilog代码 2) VerilogHDL Verilog HDL 1. A programmable logical device is programmed by VerilogHDL to realize the conversion from series to parallel for single chip computers. 本文介绍了一种固定信号格式的串并转换,利用 Verilog HDL 语言对一块可编程逻辑器件进行编程,实现单片机串行口输出的串行数据到8位并行数据的转换。更多例句>> 3) Verilog-A HDL Verilog-AHDL 1. Transient effects caused by wide opera- tional range in temperature were taken into account in Verilog- A HDL and implemented in Spectre Circuit Simulator. 使用Verilog-AHDL语言实现,并且用Spectre电路仿真器执行,可实现宽温度范围应用。 4) code [英][kəʊd] [美][kod] 代码 1. A Algorithm About Creating Bopomofo Code by Unicode Characters; Unicode汉字字符拼音代码生成算法 2. Carries out the Processing that the Code Adjusts to Use the Database Editor in the Flash Mx 2004th; 在Flash Mx 2004中实现代码调用库剪辑的处理 3. Process Control of UNIX Systems and It s Code Analyse; UNIX系统的进程控制与其代码分析更多例句>> 5) codes [英][kəud] [美][kod] 代码 1. After discussing the importance and the necessity of optimizing VB application program,this paper introduces some specific methods of optimizing VB application program codes and gives some detailed explanation. 在讨论了VB应用程序优化的重要性和必要性的基础上 ,提出了针对VB应用程序源代码进行各种具体优化的方法 ,并对其作出了详细的解释 ,实施这些优化方法能提高VB应用程序的速度 ,缩小VB应用程序的大小 ,减小VB应用程序所需内存空更多例句>> 6) AS code AS代码补充资料：代码生成代码生成 code generation daima Shengeheng代码生成(，de generation)把语法语义分析后的中间结果转换成等价的目标程序或目标程序模块的过程。中间结果是用三元式、四元式或逆波兰式等中间语言表示的程序。目标程序是用目标语言书写的。目标语言可以是机器语育、汇编语言乃至高级语育。随着计算机的编译环境和执行环境的不断完善，不仅能产生可直接执行的目标程序，也能生成可再定位的或可连接的目标程序模块，并最终通过连接装人程序构成可直接执行的目标程序。代码生成不但与编译有关，而且与运行环境有关。所生成的目标程序应当符合连接装人所要求的规范。代码生成中存储分配和寄存器分配是直接影响目标程序功效的重要且复杂的问题，应给予足够重视。说明：补充资料仅用于学习参考，请勿用于其它任何用途。参考词条 Verilog HDL描述 Verilog HDL语言 Verilog语言 Verilog语义 VERILOG仿真 Verilog编译 Verilog-HDL语言

©2011 dictall.com