说明：双击或选中下面任意单词，将显示该词的音标、读音、翻译等；选中中文或多个词，将显示翻译。
您的位置：首页 -> 词典 -> Verilog HDL语言
1)  Verilog HDL
Verilog HDL语言
例句>>
2)  Verilog-HDL language
Verilog-HDL语言
3)  VerilogHDL
Verilog HDL
1.
A programmable logical device is programmed by VerilogHDL to realize the conversion from series to parallel for single chip computers.
本文介绍了一种固定信号格式的串并转换,利用 Verilog HDL 语言对一块可编程逻辑器件进行编程,实现单片机串行口输出的串行数据到8位并行数据的转换。
更多例句>>
4)  Verilog HDL descriptions
Verilog HDL描述
5)  verilog HDL
Verilog语言
1.
The paper realizes the design of SDXC matrix with Verilog HDL based on a improved unit architecture.
通过改进传统数字交叉连接矩阵的单元结构,详细介绍了基于Verilog语言的SDXC矩阵设计的一种新方法。
更多例句>>
6)  verilog
Verilog语言
1.
Moduling Component with Verilog Language;
使用Verilog语言建立器件模型
2.
The RTL-level description of the algorithm by Verilog language is achieved.
为了使算法能够在FPGA上具体实现,文中对算法进行了改进,实现了直方图统计和均衡的并行执行,利用Verilog语言对算法进行了完全可综合的RTL级描述,在Linux系统上应用Ncverilog进行了编译仿真,并利用Synplify Pro8。
更多例句>>
补充资料：BASIC语言(见程序设计语言)


BASIC语言(见程序设计语言)
BASIC

　　吕AS{CBASICyLJy〔1下〕语言(BASIC)见程序设计语言。
　　
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条