1) Clock generate
时钟生成
2) multi-phase clock generator
多相时钟生成器
1.
In UMC 0 2 5μm CMOS,a multi-phase clock generator Chargepump phase-locked loop (PLL) wit h high temperature compensation and low supply sensitivity has been de.
提出了一种适用于 L VDS驱动器的电荷泵锁相环 (PL L)多相时钟生成器的设计方法 ,特别是在压控环形振荡器 (VCO)设计中采用了高温度补偿和高电源抑制比的新技术 ,使得 VCO的固定频率基本不受温度和电源电压变化的影响 。
3) clock shaping
时钟成形
1.
A general module for high speed ECL clock shaping and programmable dividing;
一种通用可编程的高速ECL时钟成形和分频模块
4) Clock Synthesize
时钟合成
5) clock generation
时钟产生
1.
A low jitter PLL for 250 MHz clock generation circuit was presented by using 1st silicon .
25μm标准CMOS工艺设计的250 MHz时钟产生电路中低抖动锁相环的实例。
6) Clock generator
时钟产生
1.
A clock generator based on the low power phase-locked loop(LLP),which is capable of generating clock for radio frequency identification(RFID) with ASK 100% and 10% modulation was designed.
设计了一种时钟产生电路,该电路采用基于低功耗锁相环(PLL)的方法,用于产生13。
2.
As the mainboard can hardly provide a clock with the frequency of more than 200MHz, we need a high frequency clock generator (HFCG) inside the chip.
因此，芯片内部就需要有一个稳定的高频时钟产生电路。
3.
The two phase non-overlap clock generator is one of the building blocks of the switch capacitor circuit.
在开关电容电路中,一个必不可少的单元便是两相不交叠时钟产生单元,它产生不交叠时钟,控制节点不会同时被两个电压驱动;产生提前关断的时钟,以减少电荷注入效应的影响。
补充资料：导航时钟
| 导航时钟 navigation clock 飞行器上供领航计算用的计时仪器。它能指示地方时间或法定时间（如北京时间）以及飞行时间。在绕地球飞行的载人飞船上，时钟指示格林尼治时间、已飞行时间和法定时间。老的导航时钟都是机械式的，现代飞行器上已采用精度很高的电子时钟。导航时钟在原理上与地面用的时钟无异 ，但在结构上要能经受航空和航天的恶劣环境条件。导航时钟具有年、月、日、星期等显示功能，还有按规定时间报时的功能，以便于航天员安排休息。 |
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条