1) output logic macrocell
输出逻辑宏单元
1.
In this paper,the forms work of the output logic macrocell in ordinary GAL have been minutely analysed,the macrocell equivalent circuit diagrams of the five valid macrocell forms work have been given, and these functions of every architecture control word have been induced.
详细地分析了普通型ＧＡＬ输出逻辑宏单元的工作模式，给出了５种允许的宏单元工作模式的等效线路图，归纳了各种结构控制字的功
2) model/output logic macrocells
模式/输出逻辑宏单元
3) output logic macro cell OLMC
输出逻辑宏单元OLMC
4) logic cell
逻辑单元
1.
A multi-mode FPGA logic cell and a technology mapping tool VMAP are presented.
结合FPGA设计的特点,提出一种可灵活配置的多模式FPGA逻辑单元结构及对其进行工艺映射的工具VMAP。
2.
This paper provides a novel FPGA logic cell based on improvement carry chains,which is verified with 4×4 binary multipliers.
提出了一种基于改进进位链的FPGA逻辑单元结构,并用4×4二进制乘法器进行了验证。
5) logical block
逻辑单元
1.
There is a I/O interface and logical blocks CLB in it.
内部具有独立的 I/O接口和逻辑单元 CL B。
6) wrong logic output
非逻辑输出
1.
Study on detector of Mealy type pulse sequences with wrong logic output;
Mealy型脉冲序列检测器中非逻辑输出的研究
补充资料：计算机输入/输出控制系统(见计算机输入/输出系统)
计算机输入/输出控制系统(见计算机输入/输出系统)
computer input/output control system
iisuanii shuru/shuehu kongzhi xitong计算机输入/输出控制系统(com-puter inPut/ou中ut eontrol system)见计算机输入/输出系统。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条