1) logic unit cover
逻辑单元盖
2) logic cell
逻辑单元
1.
A multi-mode FPGA logic cell and a technology mapping tool VMAP are presented.
结合FPGA设计的特点,提出一种可灵活配置的多模式FPGA逻辑单元结构及对其进行工艺映射的工具VMAP。
2.
This paper provides a novel FPGA logic cell based on improvement carry chains,which is verified with 4×4 binary multipliers.
提出了一种基于改进进位链的FPGA逻辑单元结构,并用4×4二进制乘法器进行了验证。
3) logical block
逻辑单元
1.
There is a I/O interface and logical blocks CLB in it.
内部具有独立的 I/O接口和逻辑单元 CL B。
4) LUN
逻辑单元号
5) EmbeddedICE
EmbeddedICE逻辑单元
6) group of logical unit (LUs)
逻辑单元组
补充资料：多值逻辑与连续逻辑
当命题的真值数目为两个以上时，研究这类命题的逻辑运算及其电网络的实现称为多值逻辑；如果真值数目趋于无穷多个值时，就是连续逻辑，因而连续逻辑也可认为是多值逻辑的一种特殊情况。
多值逻辑是正在发展中的现代科学领域之一。多值逻辑与古典逻辑中真值只能取"真"、"假"两值不同，它可以取三个，四个，......，直至无限个。因而从哲学、逻辑学的角度，存在如何解释各个真值的意义，以及多值逻辑和古典的二值逻辑的关系等问题。对于逻辑网络，显然需要发展相当于布尔代数和开关理论的多值逻辑代数和多值逻辑网络的综合、分析方法。发展多值硬件也是多值逻辑的主要课题之一。因而，所谓多值逻辑除了逻辑学的内容以外，还常指多值逻辑运算、多值电路及其应用等内容。
1920年，波兰学者J.卢卡西维奇在研究亚里士多德的未来偶然性问题时,首先提出了三值逻辑。1921年,美国学者E.L.波斯特假定命题的真值数目大于2,建立起任意有限多个值的逻辑系统。后来，人们在建立完备的多值逻辑演算系统、研究演算的性质和探索多稳态电路元件、多值电路方面进行了许多工作。
多值逻辑的运算手段称多值代数。1921年，波斯特首先提出的多值代数完备集包括两种运算
式中xi为逻辑变量,取值0,1,2,...,R-1;modR为模R的代数运算。在二值情况下R=2,第一种运算即二值的"或"运算，第二种运算则为二值的"非"运算。这两种运算虽然完备，但不易形成运算方便的范式。1927年，B.A.伯恩斯坦提出用 modR的算术加和算术乘两种运算构成R值的运算集。对应R=2,mod2的加法运算即为二值的"异或"，mod2的乘法运算即二值的"与"运算。用这种代数在展开多值函数成范式时比波斯特方法直接和方便。1935年，D.L.韦伯指出,只要一种运算即可构成R值多值运算的完备集
R=2时，这一运算即为二值的"或非"。此外,还不断有人致力于把二值逻辑的"与"、"或"、"非"三种基本运算直接推广成多值形式。相应二值情形的"与"、"或",当变量为多值时可推广为"最小"(min)和"最大"(max)运算：
二值的"非"运算较难直接推广成多值的，对多值单变量运算提出过各种方案，但较常见的单变量运算有
＝0
其他情况
现代人们比较集中于低 R值特别是三值、四值逻辑的研究。对三值逻辑提出的J运算和T运算，受到广泛的注意。J运算的定义为
Jκ(x)＝R－1 κ＝x
κ＝0,1,2
＝0
J运算配合"最大"、"最小"运算,形式上很容易把逻辑函数写成"积之和"或"和之积"范式。T 运算的定义为
T(x1,x2,x3,κ)＝x1 κ＝0
＝x2 κ＝1
＝x3 κ＝2
同时,也有提出把三值逻辑的真值取为(-1，0，1)的,称为对称三值逻辑，并研究出相应的算法。类似二值阈元逻辑，还提出了多值多阈方案并已用于设计数字部件中。
在多值网络的逻辑设计方面，类似二值情况，可对多值网络用上述基本运算进行分析、综合。这方面的主要工作集中在R=3，4等低值情况，在分析和综合多值网络时也采用二值情况下常用的真值表、卡诺图等技术。但是，这要比二值时困难得多，主要是由于n个变量的R值函数,其真值表有Rn行,可构成R(R)n个不同函数。此数随R的增加而迅速增加,如二变量二值函数计有2(2)2=16个，而二变量的三值函数则有3(3)2=19683个,分析就要困难得多。
多值逻辑工作中最大的困难是缺少合适的硬件来构成系统。早年曾希望研制出多稳态的固态器件替代二态的晶体管，但未见成效。现代按多值代数概念似乎只要有"max"、"min"配合一些单变量运算的门，原则上就有了足够的多值基本门。用晶体管-晶体管逻辑电路、集成注入逻辑电路I2L、 互补金属-氧化物-半导体集成电路、电荷耦合器件等各种电路形式构成的这类基本门都已有报道。同时，还可用二值电路多值编码方案实现多值逻辑。但是，用这样的方法进行系统设计，有的综合范式复杂，有的所用门数超过相应的二值系统，不能体现多值逻辑的特点。1979年，E.J.麦克拉斯基从I2L实际电路出发，提出按电路连接情况选取接点的多值逻辑设计法。人们已在一些超大规模集成电路系列中成功地使用多值逻辑概念制成四值只读存储器。其基本设计思想是：在存储元件阵列中使用四种沟道尺寸的 MOS晶体管，分别表示四种状态。阵列元件被选中时，自动与三个并联的比较器接通，进行比较，输出的三个比较结果，表示选中的是何种尺码的MOS管,译码后以二值编码读出。
多值逻辑电路与二值逻辑相比，优点是在同样数目的出腿和连线情况下传送的信息量增加；完成二值同样的逻辑所需的门数可减少。存在的问题是多值信号传输中产生衰减，整形有困难；多值信号的阈值数目增加会减小噪声影响，信号的容差要求比二值严；由于信号摆幅增加，速度比二值慢。在性能和经济效益上，多值逻辑还不能全面超过二值系统，较多地用于指导和研制一些数字部件，进行逻辑系统调试、计算机的容差检出等。
在多值逻辑和连续逻辑电路方面，1978年中国创新的多元逻辑电路(DYL)包含了连续逻辑max和min门,或称为线性"与或"门。
参考书目
王宪钧：《数理逻辑引论》，北京大学出版社，北京，1982。
多值逻辑是正在发展中的现代科学领域之一。多值逻辑与古典逻辑中真值只能取"真"、"假"两值不同，它可以取三个，四个，......，直至无限个。因而从哲学、逻辑学的角度，存在如何解释各个真值的意义，以及多值逻辑和古典的二值逻辑的关系等问题。对于逻辑网络，显然需要发展相当于布尔代数和开关理论的多值逻辑代数和多值逻辑网络的综合、分析方法。发展多值硬件也是多值逻辑的主要课题之一。因而，所谓多值逻辑除了逻辑学的内容以外，还常指多值逻辑运算、多值电路及其应用等内容。
1920年，波兰学者J.卢卡西维奇在研究亚里士多德的未来偶然性问题时,首先提出了三值逻辑。1921年,美国学者E.L.波斯特假定命题的真值数目大于2,建立起任意有限多个值的逻辑系统。后来，人们在建立完备的多值逻辑演算系统、研究演算的性质和探索多稳态电路元件、多值电路方面进行了许多工作。
多值逻辑的运算手段称多值代数。1921年，波斯特首先提出的多值代数完备集包括两种运算
式中xi为逻辑变量,取值0,1,2,...,R-1;modR为模R的代数运算。在二值情况下R=2,第一种运算即二值的"或"运算，第二种运算则为二值的"非"运算。这两种运算虽然完备，但不易形成运算方便的范式。1927年，B.A.伯恩斯坦提出用 modR的算术加和算术乘两种运算构成R值的运算集。对应R=2,mod2的加法运算即为二值的"异或"，mod2的乘法运算即二值的"与"运算。用这种代数在展开多值函数成范式时比波斯特方法直接和方便。1935年，D.L.韦伯指出,只要一种运算即可构成R值多值运算的完备集
R=2时，这一运算即为二值的"或非"。此外,还不断有人致力于把二值逻辑的"与"、"或"、"非"三种基本运算直接推广成多值形式。相应二值情形的"与"、"或",当变量为多值时可推广为"最小"(min)和"最大"(max)运算：
二值的"非"运算较难直接推广成多值的，对多值单变量运算提出过各种方案，但较常见的单变量运算有
＝0
其他情况
现代人们比较集中于低 R值特别是三值、四值逻辑的研究。对三值逻辑提出的J运算和T运算，受到广泛的注意。J运算的定义为
Jκ(x)＝R－1 κ＝x
κ＝0,1,2
＝0
J运算配合"最大"、"最小"运算,形式上很容易把逻辑函数写成"积之和"或"和之积"范式。T 运算的定义为
T(x1,x2,x3,κ)＝x1 κ＝0
＝x2 κ＝1
＝x3 κ＝2
同时,也有提出把三值逻辑的真值取为(-1，0，1)的,称为对称三值逻辑，并研究出相应的算法。类似二值阈元逻辑，还提出了多值多阈方案并已用于设计数字部件中。
在多值网络的逻辑设计方面，类似二值情况，可对多值网络用上述基本运算进行分析、综合。这方面的主要工作集中在R=3，4等低值情况，在分析和综合多值网络时也采用二值情况下常用的真值表、卡诺图等技术。但是，这要比二值时困难得多，主要是由于n个变量的R值函数,其真值表有Rn行,可构成R(R)n个不同函数。此数随R的增加而迅速增加,如二变量二值函数计有2(2)2=16个，而二变量的三值函数则有3(3)2=19683个,分析就要困难得多。
多值逻辑工作中最大的困难是缺少合适的硬件来构成系统。早年曾希望研制出多稳态的固态器件替代二态的晶体管，但未见成效。现代按多值代数概念似乎只要有"max"、"min"配合一些单变量运算的门，原则上就有了足够的多值基本门。用晶体管-晶体管逻辑电路、集成注入逻辑电路I2L、 互补金属-氧化物-半导体集成电路、电荷耦合器件等各种电路形式构成的这类基本门都已有报道。同时，还可用二值电路多值编码方案实现多值逻辑。但是，用这样的方法进行系统设计，有的综合范式复杂，有的所用门数超过相应的二值系统，不能体现多值逻辑的特点。1979年，E.J.麦克拉斯基从I2L实际电路出发，提出按电路连接情况选取接点的多值逻辑设计法。人们已在一些超大规模集成电路系列中成功地使用多值逻辑概念制成四值只读存储器。其基本设计思想是：在存储元件阵列中使用四种沟道尺寸的 MOS晶体管，分别表示四种状态。阵列元件被选中时，自动与三个并联的比较器接通，进行比较，输出的三个比较结果，表示选中的是何种尺码的MOS管,译码后以二值编码读出。
多值逻辑电路与二值逻辑相比，优点是在同样数目的出腿和连线情况下传送的信息量增加；完成二值同样的逻辑所需的门数可减少。存在的问题是多值信号传输中产生衰减，整形有困难；多值信号的阈值数目增加会减小噪声影响，信号的容差要求比二值严；由于信号摆幅增加，速度比二值慢。在性能和经济效益上，多值逻辑还不能全面超过二值系统，较多地用于指导和研制一些数字部件，进行逻辑系统调试、计算机的容差检出等。
在多值逻辑和连续逻辑电路方面，1978年中国创新的多元逻辑电路(DYL)包含了连续逻辑max和min门,或称为线性"与或"门。
参考书目
王宪钧：《数理逻辑引论》，北京大学出版社，北京，1982。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条