说明:双击或选中下面任意单词,将显示该词的音标、读音、翻译等;选中中文或多个词,将显示翻译。
您的位置:首页 -> 词典 -> 进位保留加法器
1)  carry-save adder
进位保留加法器
2)  carry-save-adder architecture
进位保留加法器结构
3)  carry-save adder
进位存贮加法器,保留进位加法器
4)  parallel-data carry-save adders
并行数据进位保留加法器
5)  carry save adder
进位保存加法器
6)  carry save array multiplier
进位保留阵列乘法器
1.
A built-in self-test scheme is presented for a carry save array multiplier in which an accumulator is designed as a test pattern generator and a response compactor.
对进位保留阵列乘法器提出了一种内建自测试方案。
补充资料:加权加法器
分子式:
CAS号:

性质:在对某一量值的多组测量中,考虑到每组测量结果的“权”后,计算出这一列测量结果总和的装置称加权加法器。“加权”是对测量值进行变换的一种方法。它的:目的是要突出测量值中的某些部分,抑制测量值中的另一些部分。实现的方法是将测量值中不同组成部分乘以不同的比例因子。

说明:补充资料仅用于学习参考,请勿用于其它任何用途。
参考词条