4) super-high-speed digital circuits
超高速数字电路
1.
The paper discusses principle of super-high-speed digital circuits and some examples of combinational and sequential circuits using linear AND-OR gate are given.
利用线性“与或”门与高速ＥＣＬ开关电路设计了一种ＪＫ触发器电路，并讨论了应用线性“与或”门设计超高速数字电路的准则以及有关的组合和时序电路设计实例。
5) very high-speed bipolar IC
超高速双极集成电路
6) digital IC
数字集成电路
1.
An Automatic Design Methodology for Deep Submicron Digital IC s;
深亚微米数字集成电路的自动化设计方法学
2.
With the digital IC in the design, the automation control of 3 steps is realized, which has high precision.
根据实验中所需的设定时间、遮挡光线、曝光 3个过程的要求 ,采用了数字集成电路 ,有效地实现了 3个过程的自动控制 ,控制时间精确度高 。
3.
Based on digital circuit,originating from the induced current varing with the automobile velocity magnitude,this device creats controlling signal through a series of digital IC.
本装置建立在数字电路基础上，将与汽车速度相关的感生电流信号通过一系列的数字集成电路处理，用于控制汽车发动机电路，达到车速控制的目的。
补充资料：数字集成电路
数字集成电路
digital integrated circuit
数数·701Vac=十SVVcc~15VR:l!R:冬军铃Q一A BD(b)┌───┐ │i·。 │ ├───┼─┬──┐│〔二 │l │l‘ │└───┴─┴──┘AB 图1基本逻样门电路图(a)1了TL‘‘与非”门电路;(b)了TL“与非”门电路(74H系列); (e)ECL“或非”、“或”电路;(d)CMOS‘‘或非”fl电路 按其输出的生成方法，数字IC可分为组合(逻辑)电路和时序(逻辑)电路两种。组合电路的输出只取决于当前输人组合，而不受过去输人的影响。时序电路的输出则取决于当前输人和过去输人所引起的当前状态。由于要保存过去输人的状态，所以时序电路中都有记忆电路。数字IC基本逻辑电路主要有二权替一舀体替逗裤电路(IJTL)、舀体苍一舀体替足牌电路(1，rL)、封权拍合逗褥电路(ECL)和金属一氧化物一半导体逻辑电路(h奴觅】呢ic circuit)。此外还有BICN正冷逻辑电路、集成注人逻辑电路(IIL)及多值逻辑电路(MVL)等。表1为几种主要逻辑电路型式集成电路性能比较。 数字IC分别以高、低电平表示逻辑1和0。若IC用高电平表示逻辑1，低电平表示逻辑0，称为正逻辑电路;反之，高电平对应逻辑0，低电平对应逻辑1的电路称为负逻辑电路。这是在设计数字IC时约定的。 门电路是组合电路中的基本电路，它按照输人端条件产生输出。基本门电路有“与”门、“或”门、“非”f丁、“与非”门、“或非”fl、“与或非”门、“异或”门、“同或”门等。表2中以A，B双输人和Q输出为例给出基本门电路的逻辑表示、电路符号表示和真值表。┌──┐│》1 │└──┘┌──┐│.》1│└──┘┌──┐│ %26 │└──┘┌──┐│ %26 │└──┘县县(a)(b)图2基本R-S触发器电路图和电路符号(a)用“或非”门组成，高电平触发的RS触发器;(b)用“与非”门组成，低电平触发的RS触发器思母县恩叭职叫士 图3基本触发器的电路符号及其工作特性(a)R一S触发器;(b)T触发器;(e)JK触发器:(d)D触发器图1给出了四种型式的典型电路图。以图(b)为例，当A，B同时为高电平时，Tl截止，几导通，导致几，几截止，几导通，输出为低电平;当A，B中有一个为低电平时，Tl导通，几截止，导致几，几导通，几截止，输出为高电平。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条