1) phased locked loop
锁相环系统(PLL)
2) phase locked loop(PLL)
锁相环(PLL)
3) phase-locked loop(PLL)
锁相环(PLL)
4) phase lock loop
PLL锁相环
1.
It places the chip DSP-F240 as control core, and produces driving frequency with phase lock loop.
以TMS320F240 DSP为核心构成测控系统,应用PLL锁相环技术产生晶片驱动信号,晶片在某一频率电压驱动下发生谐振,实时捕获谐振信号,经过信号处理,测出晶片频率。
5) PLL
锁相环PLL
1.
The PLL embedded in FPGA is used to quantize the short time-interval with sub-nanosecond resolution.
利用FPGA内嵌锁相环PLL可得到高速时钟的不同相位输出,可产生稳定的等间隔时间延迟,可实现对短时间间隔的量化测量,达到了优于纳米量级的测量精度。
6) PLL
PLL(锁相环)
补充资料：锁相控制系统
基于锁相技术的原理构成的一种频率或转速的自动控制系统。锁相技术最初应用于电子技术是为了得到频率准确和稳定的振荡信号。采用电子电路使一个振荡信号与一个标准（或外来）振荡信号保持有固定的相位差，使信号的频率锁定在标准（或外来）信号的频率上，这种技术称为锁相技术。把锁相技术应用于控制技术时需要引入变换装置，例如可先采用光电编码器将转速信号变换成频率信号，再用锁相电路把这一频率锁定在参考信号标准频率的倍数或分数值上，这样即可实现对转速的准确控制。锁相控制系统的速率控制精度很高，长期工作误差可小于0.02％，常用于高精度的速率同步系统，如要求严格同步的摄影或记录设备、多辊传送系统等。
上图为典型的锁相控制系统的结构形式。在这个系统中，速率回路用来测量电动机的转速并反馈到驱动级，反馈信号以频率的形式送出。速率回路的输入是电压，输出为频率，是一个由电压控制频率的装置，通常采用压控振荡器。系统中输入输出频率间的相位差用鉴相器测量。鉴相器和压控振荡器是构成锁相环路的两个基本环节，此外还包括必要的滤波和校正环节。锁相控制系统中的鉴相器常选用鉴频鉴相型，当输入输出频率不一致时可按频率差控制，当频率相接近时按相位差控制，以防止系统在起动过程和受干扰时失锁。
参考书目
顾耀祺编著：《锁相》，科学出版社，北京，1975。
上图为典型的锁相控制系统的结构形式。在这个系统中，速率回路用来测量电动机的转速并反馈到驱动级，反馈信号以频率的形式送出。速率回路的输入是电压，输出为频率，是一个由电压控制频率的装置，通常采用压控振荡器。系统中输入输出频率间的相位差用鉴相器测量。鉴相器和压控振荡器是构成锁相环路的两个基本环节，此外还包括必要的滤波和校正环节。锁相控制系统中的鉴相器常选用鉴频鉴相型，当输入输出频率不一致时可按频率差控制，当频率相接近时按相位差控制，以防止系统在起动过程和受干扰时失锁。
参考书目
顾耀祺编著：《锁相》，科学出版社，北京，1975。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条