1) PLL technology
锁相环(PLL)技术
2) PLL technique
PLL锁相环技术
1.
A flexible controller applying the adaptive hysteresis band current control algorithm,reference current calculator,PLL technique and maximum power point tracking algorithm is proposed.
采用通过L滤波器滤波的单相单级光伏逆变器并网的拓扑结构和电流滞环跟踪控制,基于固定电流滞环宽度控制的数学模型,推导开关频率和滞环宽度的数学表达式,表明开关频率按照二倍频余弦调制变化,导致开关损耗,EMI增加和滤波器设计困难,提出一种能根据系统电气参数(如光伏阵列直流电压、开关频率、电网电压和参考电流斜率)动态调整滞环宽度的自适应滞环电流控制算法,能实现开关频率的固定化;为解决非线性负载光伏供电的电能质量问题,提出能实现谐波电流和无功电流分量补偿的参考电流计算器模型;提出将自适应电流滞环宽度算法,参考电流计算器、PLL锁相环技术以及最大功率跟踪算法集成在统一的柔性控制器,基于Simcoupler和Matlab/Simulink的仿真分析表明,该控制策略解决固定滞环电流控制开关频率瞬时变化的问题,使滞环宽度瞬时调制而开关频率保持不变,可使电网功率因数接近为1。
3) phase locked loop(PLL)
锁相环(PLL)
4) phase-locked loop(PLL)
锁相环(PLL)
5) phase lock loop
PLL锁相环
1.
It places the chip DSP-F240 as control core, and produces driving frequency with phase lock loop.
以TMS320F240 DSP为核心构成测控系统,应用PLL锁相环技术产生晶片驱动信号,晶片在某一频率电压驱动下发生谐振,实时捕获谐振信号,经过信号处理,测出晶片频率。
6) PLL
锁相环PLL
1.
The PLL embedded in FPGA is used to quantize the short time-interval with sub-nanosecond resolution.
利用FPGA内嵌锁相环PLL可得到高速时钟的不同相位输出,可产生稳定的等间隔时间延迟,可实现对短时间间隔的量化测量,达到了优于纳米量级的测量精度。
补充资料：锁相环
| 锁相环 phase-locked loop 能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。锁相环由鉴相器、环路滤波器和压控振荡器组成。鉴相器用来鉴别输入信号Ui与输出信号Uo之间的相位差 ，并输出误差电压Ud 。Ud 中的噪声和干扰成分被低通性质的环路滤波器滤除 ，形成压控振荡器（VCO）的控制电压Uc。Uc作用于压控振荡器的结果是把它的输出振荡频率f。拉向环路输入信号频率fi ，当二者相等时，环路被锁定 ，称为入锁。维持锁定的直流控制电压由鉴相器提供，因此鉴相器的两个输入信号间留有一定的相位差。锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。20世纪50年代后期随着空间技术的发展，锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。60年代初随着数字通信系统的发展，锁相环应用愈广，例如为相干解调提取参考载波、建立位同步等。具有门限扩展能力的调频信号锁相鉴频器也是在60年代初发展起来的。在电子仪器方面，锁相环在频率合成器和相位计等仪器中起了重要作用。 |
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条