1) parallel instruction
并行指令
1.
The hierarchical memory management of BF535 is analyzed, and the memory in different region is described, According to the L1 and L2 RAM of the DSP, parallel instruction and FFT operation is evaluated.
其次,针对该DSP的L1、L2,进行了并行指令和FFT运算的性能评测。
2) instruction parallel
指令并行
1.
Based on the in-depth research of FT-C55LP’s characteristics of instruction sets and instruction parallel, I have a comprehensive and detailed analysis of the instruction sets of FT-C55LP, and put forward a design plan of decoding controlling unit, which is divided into three modules: parallel instruction splitting, single instruction decoding, and decoded signal incorporating.
作者对FT-C55LP的指令集进行全面而详细的分析,在深入研究指令集特点和指令并行特征的基础上,给出了译码控制单元的设计方案。
3) Instruction level parallelism
指令级并行
1.
In order to fully utilize the instruction level parallelism of the recent VLIW DSP processors, DSP programs have to be optimized by software pipelining.
为了充分利用VLIWDSP处理机的指令级并行性,必须使用软件流水技术对DSP程序进行优化。
2.
Instruction scheduling is used to exploit the instruction level parallelism(ILP)inherent in program through reordering its instructions.
指令调度通过调整指令之间的顺序来提高指令级并行度(ILP)。
3.
Improving the degree of the instruction level parallelism is not only an important trend for the development of the CPU architecture but also significant content of the course about "Computer Organization", "Computer Architecture".
提高指令级并行度是处理器体系结构发展的重要方向 ,也是当前计算机组织、计算机结构课程的重要内容之一。
4) Inner ILP
指令内并行
5) ILP
指令级并行
1.
ILP Based Multimedia Realtime Processing;
指令级并行的多媒体数据实时处理
2.
In order to exploit instruction level parallelism(ILP),multiple functional units with multi-ports register file are often used in very long instruction word(VLIW) processor.
分簇在不影响处理器ILP的前提下减少了每簇寄存器文件的端口数目,但对编译器提出了挑战,编译器必须将指令和操作数在簇间进行合理分配才能得到较好的指令级并行。
3.
This paper presents the architecture and implementation approach of multimedia data processing on the ILP(Instruction Level Parallelism)of DSP platform.
讨论了多媒体数据并行处理技术的结构和实现方法,并分析了DSP的指令级流水线结构、开发方法和实现技巧,同时在分析和重组数据流的基础上,给出了利用指令级并行流水线优化视频处理中DCT变换算法和运动搜索算法的实例。
6) Instruction concurrency
指令并行性
补充资料：并行程序设计语言
并行程序设计语言
parallel programming language
b ingxing ehengxu sheji yuyan并行程序设计语言(p姗llel Pr雌n”nnungIang”age)一种用于并行程序设计的语言。并行程序设计语言可分为显式并行语言和具有并行编译功能的串行语言。显式并行程序设计语言可以用传统串行语言加上并行语句等扩充的办法形成，也可以设计一个全新的具有并行功能的语言。这种语言有SISAL，FORCE，LINDA，PARLOC和PCF POR-TRAN等等。具有并行编译功能的串行语言从用户使用角度看是一个传统的串行语言，但它的编译程序可将程序分解为并行执行的部分。 使用显式并行语言进行程序设计时用户要解决以下三个间题:①逻辑分解，即寻找一种适应并行处理的代码和数据划分。②从逻辑分解到处理系统的映射，即从资源分配负载均衡等考虑各程序部分怎样分布在系统的各台处理机上。③数据的定位。虽然上述三问题很难，但是如果程序员的水平较高，采用显式并行语言可达较高的并行度从而较高地提高系统的效率。 并行编译的过程可分为三个阶段:词法和语法分析，优化以及并行代码生成。优化是并行编译的主体，它包括以下三部分:依赖关系分析，识别;程序转换，主要是循环转换;进程的分配及调度。70年代末美国1llinois大学首先开展了向量化和并行化的工作。随之出现了许多RI形1、RAN向量化、并行化的工具，为后面的工作奠定了基础。80年代末并行化的工作已较多地开展起来。如Al〕CFOR-TRAN，交互式并行化工具lq毛OL和PA’1，等。90年代以来并行处理技术已成为计算机的一种关键技术，并行程序设计语言将会有较大的发展。 (孙钟秀)
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条