1) parallel instruction queue
并行指令排队器
2) parallel instruction control unit
并行指令控制器
3) parallel instruction
并行指令
1.
The hierarchical memory management of BF535 is analyzed, and the memory in different region is described, According to the L1 and L2 RAM of the DSP, parallel instruction and FFT operation is evaluated.
其次,针对该DSP的L1、L2,进行了并行指令和FFT运算的性能评测。
4) instruction parallel
指令并行
1.
Based on the in-depth research of FT-C55LP’s characteristics of instruction sets and instruction parallel, I have a comprehensive and detailed analysis of the instruction sets of FT-C55LP, and put forward a design plan of decoding controlling unit, which is divided into three modules: parallel instruction splitting, single instruction decoding, and decoded signal incorporating.
作者对FT-C55LP的指令集进行全面而详细的分析,在深入研究指令集特点和指令并行特征的基础上,给出了译码控制单元的设计方案。
5) Instruction level parallelism
指令级并行
1.
In order to fully utilize the instruction level parallelism of the recent VLIW DSP processors, DSP programs have to be optimized by software pipelining.
为了充分利用VLIWDSP处理机的指令级并行性,必须使用软件流水技术对DSP程序进行优化。
2.
Instruction scheduling is used to exploit the instruction level parallelism(ILP)inherent in program through reordering its instructions.
指令调度通过调整指令之间的顺序来提高指令级并行度(ILP)。
3.
Improving the degree of the instruction level parallelism is not only an important trend for the development of the CPU architecture but also significant content of the course about "Computer Organization", "Computer Architecture".
提高指令级并行度是处理器体系结构发展的重要方向 ,也是当前计算机组织、计算机结构课程的重要内容之一。
6) Inner ILP
指令内并行
补充资料：指令寄存器
指令寄存器
instruction register
zhlling]一cunq}指令寄存器(instructionr雌ister)用以保存当前执行或即将执行的指令的一种寄存器。指令内包含有确定操作类型的操作码和指出操作数来源或去向的地址。指令长度随不同计算机而异，指令寄存器的长度也随之而异。 计算机的所有操作都是通过分析存放在指令寄存器中的指令后再执行的。指令寄存器的输人端接收来自存储器的指令，指令寄存器的输出端分为两部分。操作码部分送到译码电路进行分析，指出本指令该执行何种类型的操作;地址部分送到地址加法器生成有效地址后再送到存储器，作为取数或存数的地址。存储器可以指主存、高速缓存或寄存器栈等。(粱吟藻)
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条