1) VLSI test
VLSI测试
2) VLSI Techniques & Its Examination
VLSI技术与检测方法
3) VLSI modeling
VLSI建模
4) VLSI architecture
VLSI架构
1.
A VLSI architecture for RTL synthesis is proposed, which needs three RAMs to construct the three lists.
提出一种适于RTL综合的VLSI架构,3个链表由片上RAM实现,同时建立输入数据和初始化链表并行执行的模式·给出3个链表扫描和幅度细化的控制器及相应的有限状态机,并对其操作流程进行形式化的描述·最后对三维多分等级树的硬件模型进行了综合与仿真·仿真实验证明,该设计方法正确有效,在FPGA上工作频率达58MHz,满足视频编码器的实时性要求
5) analogue VLSI
模拟VLSI
1.
Considering the importance of the simulation of the power system,firstly,this paper presents the researches and advantages of using analogue VLSI to solve the transient stability of the power system.
鉴于电力系统仿真的重要性,首先介绍了使用模拟VLSI进行电力系统暂态稳定仿真在国内外的研究状况及优点。
6) VLSI interconnect
VLSI互连线
1.
It is proved that these models can be used to extract the capacitances from almost all of the VLSI interconnect structures.
提出了八种节点电容典型结构用以建立电容模型库,并阐明了这八种结构可以提取大多数VLSI互连线的电容参数,给出了这些结构的拟合公式。
补充资料：测试结果可接受性的检查和最终测试结果的确定
测试结果可接受性的检查和最终测试结果的确定
check of the acceptability of test results and determination of the final test result
C凡(3)二3.3d，时，取此3个结果的平均值作为最终侧试结果;否则取它们的中位数作为最终测试结果。。，为重复性标准差(即在重复性条件下所得侧试结果的标准差)。 在口田T 11792一1989中还对重复性和再现性条件下所得侧试结果可接受性的检查方法和最终测试结果的确定做了详细讨论和规定。(马毅林)ceshi 11叩uo kejieshCxjxing d6 iiancha he zuizhong ceshi】i闪旧de que心ing测试结果可接受性的检查和最终测试结果的确定(checkof山eac，ptability of test，ults助ddsterminationofthefi耐testresult)在商品检验中进行一次测试的情形不多见，当得到一个测试结果时，所得结果不可能直接与给定的重复性标准差作可接受性的检查。对测试结果的准确性有任何疑问时都应再进行一次测试。所以，对两个测试结果进行可接受性的检查是一般的情况。 可接受性的检查，实际上是一种统计检验。任何两个测试结果只要能通过可接受性的统计检验即可认为是一致的，均可接受。比如，在重复性条件下，所得结果之差的绝对值(下称绝对差)不超过相应的重复性限r(见重复性和再现性)的值，则认为两个结果是一致的，均可接受;如果两个侧试结果的绝对差超过r，则认为它们是不一致的，必须增加测试。 按国家标准《测试方法的精密度在重复性或再现性条件下所得测试结果可接受性的检查和最终测试结果的确定》(GBIT 1 1792一1989)，在重复性条件下，如果两个测试结果的绝对差不超过r的值，可取两个侧试结果的平均值作为最终测试结果。如果两个结果的绝对差超过r的值，并且测试费用较低，须再做两次测试。当4个结果的极差(即其中的最大值与最小值之差)不超过相应的临界极差c，瓜(4)二3.6a，时，取4个结果的平均值作为最终测试结果。如果两个结果的绝对差超过r的值，并且测试费用较高时，只须再作一次测试。当3个结果的极差不超过相应的临界极差
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条