1) D latch
D型锁存器
1.
By comparing the two types of traditional design of Emitter-Coupled Logic (ECL) ternary D latch, the limitation of traditional circuits is presented.
在分析发射极耦合逻辑(ECL )电路的互补对偶特性基础上,指出了差分对的两个开关变量的不独立性及互补对偶特性,并设计了互补对偶结构的ECL三值D型锁存器。
2) D flip-latch
D锁存器
1.
A D flip-latch circuit is also designed focusing on the MUX.
以共振隧穿二极管(resonant tunneling diode)和三端共振隧穿器件RTD/HEMT为基本单元,设计了一个全新的1-of-2数据选择器,并以该数据选择器为核心电路,实现了基于RT器件的D锁存器,SPICE仿真结果验证了设计的正确性,为利用RT器件设计时序电路提供了一个简单有效的设计方法。
3) latch register
锁存器锁存电路
4) latch register
锁存寄存器
5) latch
[英][lætʃ] [美][lætʃ]
锁存器
1.
An Analysis of the Occurrence Probability of Metastable States in High-Speed Latches and Its Optimization;
高速锁存器半稳态发生概率的分析及优化
2.
Synthesis of latch and flip flop is one of the main problems which should be solved in sequential logic synthesis system.
锁存器与触发器的综合是 RTL综合中时序逻辑综合子系统的主要研究问题之一 ,不同的 RTL时序电路描述综合出的元件各不相同 。
3.
Two latches,named SEUT-A and SEUT-B respectively,designed to tolerate radiation-induced Single Event Upset(SEU) are presented.
提出了两个抗单粒子翻转(SEU)的锁存器电路SEUT-A和SEUT-B。
6) 8Dflip-latch
8D锁存器
补充资料：阻尼型电容分压器(见分压器)
阻尼型电容分压器(见分压器)
damped capacitor voltage dividers
阻尼型电粤万压藉一”divider尽)见分压器(dam卯d eapaei、orvoltage
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条