NMOS结构,NMOS structure,音标,读音,翻译,英文例句,英语词典

您的位置：首页 -> 词典 -> NMOS结构

1) NMOS structure 点击朗读

NMOS结构

This paper compares the performance of NMOS structure-based VCO design with that of the complementary VCO design by ADS simulation.

采用ADS仿真分析的方法,对多标准兼容的宽带压控振荡器中广泛采用的NMOS结构和互补结构的性能差异进行了比较,分析了采用一种改进型的开关电容阵列后对多标准兼容的宽带压控振荡器的性能的提高。

This paper mainly introduces some methods of implementation in NMOS structure digital simulation.

本文重点介绍实现NMOS结构数字仿真的一些方

更多例句>>

2) High-voltage Nmos 点击朗读

高压nMOS

3) stacked-NMOS 点击朗读

层叠式NMOS

The substrate-triggered stacked-NMOS device that combines the substrate-triggered technique into the stacked-NMOS device is investigated.

将衬底触发技术融合到层叠式NMOS器件中来产生衬底触发层叠式NMOS器件,理论分析结果表明衬底触发技术可以提高混合电压I/O电路中层叠式NMOS器件的ESD稳健性,基于0。

4) NMOS reference 点击朗读

NMOS基准

5) NMOS device 点击朗读

NMOS器件

6) nMOS circuits 点击朗读

nMOS电路

The cause of the digital circuits performance reduction and even fail to operate at low supply voltage was analyzed, then, two methods for converting cascade switches to parallel switches which are suitable to design nMOS circuits at low voltage were proposed.

在分析了采用低电压工作时数字电路性能下降甚至不能正常工作的原因后,提出了两种适合于低电压nMOS电路设计的串联开关转换成并联开关技术,并从开关级具体设计了低电压三值nMOS电路。

补充资料：NMOS集成逻辑门

NMOS集成逻辑门
NMOS integrated logic gate

　　闪MOSI}chengl日ojlmenNMOS集成逻辑门(NMOS integrated IOgicgate)全部使用N沟道Mos管构成的集成逻辑门电路，又称NMOS集成门。NMOS集成逻辑门工作速度比PMOS集成逻辑门要快，它在电子计算机中得到广泛应用。一个NMOS反相器(非门)电路如图1所示。图中Vl为驱动管，VZ为负载管，它们都是N沟道管。电源电压UDD=+12V，UTI和UTZ分别为Vl和VZ的开启电压(约等于+4V)。 NMOS集成电路，一般按正逻辑规定:高电平为1，低电平为O。在图1中，当UiUTI时(输入高电平)，Vl管和VZ管均导通，输出低电平石图1 NMOS反相器(非门)UoL RoNzRoN工+RoN:UoD，式中RoNI和凡NZ分别为Vl和VZ的漏源导通电阻。一般尺oN:《RoN:，故U。:、IV。由上可知，该电路是一个反相器(非门)。对图2来说，可证明其输出的逻辑表达式为L~L二A·B峭卜瓣庄图2 NMOS与非门(正逻辑)图3 NMOS或非门(正逻辑)A·B(正逻辑的与非门)。对图3来说，可证明其输出的逻辑表达式为L一A干B(正逻辑的或非门)。蝉卜NMOS逻辑门尚有与或非门、异或门和三态输出门等。-
　　

说明：补充资料仅用于学习参考，请勿用于其它任何用途。

参考词条

线阵NMOS 高压nMOS器件栅极接地NMOS 结构 with结构

NMOS晶体管接地栅NMOS nmos 工艺弱反型NMOS

说明：双击或选中下面任意单词，将显示该词的音标、读音、翻译等；选中中文或多个词，将显示翻译。
	您的位置：首页 -> 词典 -> NMOS结构 1) NMOS structure NMOS结构 1. This paper compares the performance of NMOS structure-based VCO design with that of the complementary VCO design by ADS simulation. 采用ADS仿真分析的方法,对多标准兼容的宽带压控振荡器中广泛采用的NMOS结构和互补结构的性能差异进行了比较,分析了采用一种改进型的开关电容阵列后对多标准兼容的宽带压控振荡器的性能的提高。 2. This paper mainly introduces some methods of implementation in NMOS structure digital simulation. 本文重点介绍实现NMOS结构数字仿真的一些方更多例句>> 2) High-voltage Nmos 高压nMOS 3) stacked-NMOS 层叠式NMOS 1. The substrate-triggered stacked-NMOS device that combines the substrate-triggered technique into the stacked-NMOS device is investigated. 将衬底触发技术融合到层叠式NMOS器件中来产生衬底触发层叠式NMOS器件,理论分析结果表明衬底触发技术可以提高混合电压I/O电路中层叠式NMOS器件的ESD稳健性,基于0。 4) NMOS reference NMOS基准 5) NMOS device NMOS器件 6) nMOS circuits nMOS电路 1. The cause of the digital circuits performance reduction and even fail to operate at low supply voltage was analyzed, then, two methods for converting cascade switches to parallel switches which are suitable to design nMOS circuits at low voltage were proposed. 在分析了采用低电压工作时数字电路性能下降甚至不能正常工作的原因后,提出了两种适合于低电压nMOS电路设计的串联开关转换成并联开关技术,并从开关级具体设计了低电压三值nMOS电路。补充资料：NMOS集成逻辑门 NMOS集成逻辑门 NMOS integrated logic gate 　　闪MOSI}chengl日ojlmenNMOS集成逻辑门(NMOS integrated IOgicgate)全部使用N沟道Mos管构成的集成逻辑门电路，又称NMOS集成门。NMOS集成逻辑门工作速度比PMOS集成逻辑门要快，它在电子计算机中得到广泛应用。一个NMOS反相器(非门)电路如图1所示。图中Vl为驱动管，VZ为负载管，它们都是N沟道管。电源电压UDD=+12V，UTI和UTZ分别为Vl和VZ的开启电压(约等于+4V)。 NMOS集成电路，一般按正逻辑规定:高电平为1，低电平为O。在图1中，当UiUTI时(输入高电平)，Vl管和VZ管均导通，输出低电平石图1 NMOS反相器(非门)UoL RoNzRoN工+RoN:UoD，式中RoNI和凡NZ分别为Vl和VZ的漏源导通电阻。一般尺oN:《RoN:，故U。:、IV。由上可知，该电路是一个反相器(非门)。对图2来说，可证明其输出的逻辑表达式为L~L二A·B峭卜瓣庄图2 NMOS与非门(正逻辑)图3 NMOS或非门(正逻辑)A·B(正逻辑的与非门)。对图3来说，可证明其输出的逻辑表达式为L一A干B(正逻辑的或非门)。蝉卜NMOS逻辑门尚有与或非门、异或门和三态输出门等。- 　　说明：补充资料仅用于学习参考，请勿用于其它任何用途。参考词条线阵NMOS 高压nMOS器件栅极接地NMOS 结构 with结构

©2011 dictall.com