System Verilog,system verilog,在线英语词典,英文翻译,专业英语

1) system verilog

System Verilog

Comparison between system verilog and verilog in modeling Finite State Machine(FSM);

System Verilog与Verilog描述状态机(FSM)之比较

Aimed to improve students interest in learning hardware description languages and ability of designing digital systems,the reforms in teaching contents and teaching methods are proposed by analyzing the development of digital system design and comparing among Verilog,System Verilog and VHD

“数字系统设计基础”是一门微电子专业基础课程,针对如何提高学生学习兴趣、增加学生对硬件描述语言的理解掌握及提高学生的实践动手能力,通过分析数字系统设计发展趋势,对比Verilog、System Verilog及VHDL语言的特点,从教学内容和教学方法两个方面提出了对数字系统设计基础教学的一些改革及思考。

2) Verilog

Verilog

Interface Design Based on Verilog Language in SoC Hardware Interface Synthesis;

SoC硬件综合设计中基于Verilog语言的接口程序设计

Implementation of A Verilog-VHDL Translator;

Verilog-VHDL翻译器设计与实现

The Basis of Chip Design Methodology ──Verilog Hardware Description Language──National Standard GB/T 18349-2001"Integrated Circuit/ Computer Hardware Description Language Verilog;

芯片设计方法学的基础——硬件描述语言Verilog——国家标准GB/T18349-2001《集成电路/计算机硬件描述语言Verilog》介绍

3) Verilog-a

Verilog-a

Modeling and Simulation of Capacitive Gate transducer Using Verilog-A;

基于Verilog-A的容栅传感器建模与仿真

Design of VCO based behavioral model using Verilog-A;

基于Verilog-A行为描述模型的VCO设计

System Design of PLL Based on Behavioral Model Using Verilog-A;

基于Verilog-A行为描述模型的PLL系统设计

4) system

SYSTEM

5) Verilog-HDL

Verilog-HDL

Design of Bidirectional Port Based on Verilog-HDL in Logic Analysis Card;

基于Verilog-HDL的逻辑分析卡中双向端口的设计

Design and Simulation of UART Serial Communication Module Based on Verilog-HDL;

基于Verilog-HDL的UART串行通讯模块设计及仿真

Design a Sequence-inspected Equipment in Verilog-HDL;

用Verilog-HDL设计序列检测器

6) VHDL/Verilog

VHDL/Verilog

参考词条

Verilog HDL Verilog-AHDL Verilog_xl Verilog PLI Verilog-A HDL RTL Verilog Verilog_HDL Integrated System System B Readout System L-system System Generator System C System view Real System Collimated system （τi,τj）半开集鱼钩曲线

补充资料：(一)systematic analysis (二)system analysis

分子式：
CAS号：

性质：(一)定性化学分析方法之一。当溶液中共存多种离子时，按一定的步骤和顺序，将离子加以分组分离，然后在每组中再进行各个离子的分析鉴定，这种分析鉴定的方式称为系统分析。将离子分成组的试剂称为组试剂(group reagent)。如在阳离子系统分析中，选用适当的组试剂，可以将阳离子分成若干组，使各组离子按顺序分批沉淀下来，然后在各组中进一步分离和鉴定每一种离子。目前常用的是以硫化氢为组试剂，根据硫化物溶解度不同为基础的硫化氢系统分组法。以及以盐酸、硫酸和氨水、氢氧化钠为组试剂，根据氢氧化物的沉淀与溶解性质为基础的两酸两碱系统分组法。(二)对系统内的基本问题，运用逻辑推理和分析计算，在确定或不确定条件下，找出可行方案进行分析比较，使系统整体效益达到最优的一种方法。它的应用范围很广，一般用于重大而复杂问题分析，如新技术的开发和设备等。

说明：补充资料仅用于学习参考，请勿用于其它任何用途。

首页 \| 翻译 \| 影视 \| 论坛 \| 索引 Verilog-XL Verilog-AMS

1) system verilog System Verilog 1. Comparison between system verilog and verilog in modeling Finite State Machine(FSM); System Verilog与Verilog描述状态机(FSM)之比较 2. Aimed to improve students interest in learning hardware description languages and ability of designing digital systems,the reforms in teaching contents and teaching methods are proposed by analyzing the development of digital system design and comparing among Verilog,System Verilog and VHD “数字系统设计基础”是一门微电子专业基础课程,针对如何提高学生学习兴趣、增加学生对硬件描述语言的理解掌握及提高学生的实践动手能力,通过分析数字系统设计发展趋势,对比Verilog、System Verilog及VHDL语言的特点,从教学内容和教学方法两个方面提出了对数字系统设计基础教学的一些改革及思考。 2) Verilog Verilog 1. Interface Design Based on Verilog Language in SoC Hardware Interface Synthesis; SoC硬件综合设计中基于Verilog语言的接口程序设计 2. Implementation of A Verilog-VHDL Translator; Verilog-VHDL翻译器设计与实现 3. The Basis of Chip Design Methodology ──Verilog Hardware Description Language──National Standard GB/T 18349-2001"Integrated Circuit/ Computer Hardware Description Language Verilog; 芯片设计方法学的基础——硬件描述语言Verilog——国家标准GB/T18349-2001《集成电路/计算机硬件描述语言Verilog》介绍 3) Verilog-a Verilog-a 1. Modeling and Simulation of Capacitive Gate transducer Using Verilog-A; 基于Verilog-A的容栅传感器建模与仿真 2. Design of VCO based behavioral model using Verilog-A; 基于Verilog-A行为描述模型的VCO设计 3. System Design of PLL Based on Behavioral Model Using Verilog-A; 基于Verilog-A行为描述模型的PLL系统设计 4) system SYSTEM 5) Verilog-HDL Verilog-HDL 1. Design of Bidirectional Port Based on Verilog-HDL in Logic Analysis Card; 基于Verilog-HDL的逻辑分析卡中双向端口的设计 2. Design and Simulation of UART Serial Communication Module Based on Verilog-HDL; 基于Verilog-HDL的UART串行通讯模块设计及仿真 3. Design a Sequence-inspected Equipment in Verilog-HDL; 用Verilog-HDL设计序列检测器 6) VHDL/Verilog VHDL/Verilog 参考词条 Verilog HDL Verilog-AHDL Verilog_xl Verilog PLI Verilog-A HDL RTL Verilog Verilog_HDL Integrated System System B Readout System L-system System Generator System C System view Real System Collimated system （τi,τj）半开集鱼钩曲线补充资料：(一)systematic analysis (二)system analysis 分子式： CAS号：性质：(一)定性化学分析方法之一。当溶液中共存多种离子时，按一定的步骤和顺序，将离子加以分组分离，然后在每组中再进行各个离子的分析鉴定，这种分析鉴定的方式称为系统分析。将离子分成组的试剂称为组试剂(group reagent)。如在阳离子系统分析中，选用适当的组试剂，可以将阳离子分成若干组，使各组离子按顺序分批沉淀下来，然后在各组中进一步分离和鉴定每一种离子。目前常用的是以硫化氢为组试剂，根据硫化物溶解度不同为基础的硫化氢系统分组法。以及以盐酸、硫酸和氨水、氢氧化钠为组试剂，根据氢氧化物的沉淀与溶解性质为基础的两酸两碱系统分组法。(二)对系统内的基本问题，运用逻辑推理和分析计算，在确定或不确定条件下，找出可行方案进行分析比较，使系统整体效益达到最优的一种方法。它的应用范围很广，一般用于重大而复杂问题分析，如新技术的开发和设备等。说明：补充资料仅用于学习参考，请勿用于其它任何用途。
©2008 dictall.com