1) CMOS combinational circuit
CMOS组合电路
1.
A leakage power reduction platform for CMOS combinational circuits by means of input vector control is presented.
面向基于标准单元的CMOS组合电路,利用输入向量控制技术,采用遗传算法作为求解手段,建立了CMOS组合电路静态功耗优化环境。
2.
A VSF-based leakage power evaluation model is then developed and used for evaluating and reducing the leakage power of CMOS combinational circuits.
该模型可用于CMOS组合电路静态功耗估算和优化。
2) CMOS mixed integrated circuit
CMOS混合集成电路
3) CMOS Mixed-signal
CMOS数模混合电路
4) CMOS circuit
CMOS电路
1.
Switch sharing of CMOS circuits in switch-level design.;
CMOS电路开关级设计中的开关共享研究
2.
The traditional scheme of generating quadrature clock was analyzed,and a new algorithm with phase interpolation and selection was presented,also the CMOS circuit realization of it was given.
描述了双环时钟数据恢复电路利用相位正交的参考时钟进行工作的原理,分析了传统的正交时钟产生方案,提出一种新的相位插值-选择方案并给出了CMOS电路实现。
3.
Latch-up is a parasitic effect in CMOS circuits.
CMOS Scaling理论下器件特征尺寸越来越小,这使得CMOS电路结构中的闩锁效应日益突出。
5) CMOS circuits
CMOS电路
1.
Transient radiation effects of CMOS circuits with different pulse widths
CMOS电路瞬态辐照脉冲宽度效应的实验研究
2.
This paper explores the feasibility for transient current test (I DDT)generation for stuck-open fault in CMOS circuits assumed that hazards are not considered in the circuits.
在不考虑冒险的情况下 ,对于CMOS电路中的开路故障 ,探讨了利用FAN算法进行瞬态电流测试产生的可能性 。
3.
Based on the transient behavioral models of high speed digital I/O buffers, the simultaneous switching noise (SSN) in CMOS circuits was analyzed and optimized.
简述了用 IBIS(I/O Buffer Information Specification)数据文件构造高速数字 I/O缓冲器的瞬态行为模型的推导过程 ,利用序列二次规划法 (SQP)对 CMOS电路的寄生参数和传输线的主要物理参数进行了优化分析 ,减小了 CMOS电路的 SSN。
6) SOI CMOS circuit
SOI CMOS电路
1.
New auto－bulk－biased multi－threshold SOI CMOS circuit operating at high temperature;
一种自动体偏置多阈值电压高温SOI CMOS电路
补充资料：CMOS电路
见互补金属-氧化物-半导体集成电路。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条