1) delay fault testing
延时故障测试
2) delay fault test
时延故障测试
1.
The problem of path delay fault test is addressed in this paper for parallel-prefix tree-like adders,which are kinds of high-speed adders.
时延故障对高速运算电路性能有着关键性的影响,本文对其中之一的并行前置树型加法器的通路时延故障测试作了研究。
2.
With the rapid development of semiconductor technolology, the integration degree and the operation speed are increasing which lead to delay fault test becoming increasingly critical.
本文研究了算术运算电路的通路时延故障测试。
3) delay fault
时延故障
1.
A Test Generation Algorithm for Delay Fault Based on I_(DDT) Test;
一种基于I_(DDT)测试的时延故障测试产生算法
4) delay fault
延时故障
1.
All delay faults and logic faults can be detected.
本文提出的可编程逻辑器件易测试方法，充分利用了ＰＬＤ本身固有的可编程特点，简化了器件故障诊断的难度；所有延时、逻辑故障全部可以检测，对延时故障和交叉点故障具有诊断功能，故障检测、诊断十分简
5) path delay fault testing
路径延迟故障测试
6) Fault detection
故障测试
1.
The test bench for circuit boards is an automatic test equipment for fault detection.
电路板测试台是一种自动化数字电路故障测试设备,能快速、准确地将故障定位到芯片。
2.
A fault detection method, i.
提出一种线性模拟集成电路故障测试与诊断方法 :短路导纳参数法 。
补充资料：测试结果可接受性的检查和最终测试结果的确定
测试结果可接受性的检查和最终测试结果的确定
check of the acceptability of test results and determination of the final test result
C凡(3)二3.3d，时，取此3个结果的平均值作为最终侧试结果;否则取它们的中位数作为最终测试结果。。，为重复性标准差(即在重复性条件下所得侧试结果的标准差)。 在口田T 11792一1989中还对重复性和再现性条件下所得侧试结果可接受性的检查方法和最终测试结果的确定做了详细讨论和规定。(马毅林)ceshi 11叩uo kejieshCxjxing d6 iiancha he zuizhong ceshi】i闪旧de que心ing测试结果可接受性的检查和最终测试结果的确定(checkof山eac，ptability of test，ults助ddsterminationofthefi耐testresult)在商品检验中进行一次测试的情形不多见，当得到一个测试结果时，所得结果不可能直接与给定的重复性标准差作可接受性的检查。对测试结果的准确性有任何疑问时都应再进行一次测试。所以，对两个测试结果进行可接受性的检查是一般的情况。 可接受性的检查，实际上是一种统计检验。任何两个测试结果只要能通过可接受性的统计检验即可认为是一致的，均可接受。比如，在重复性条件下，所得结果之差的绝对值(下称绝对差)不超过相应的重复性限r(见重复性和再现性)的值，则认为两个结果是一致的，均可接受;如果两个侧试结果的绝对差超过r，则认为它们是不一致的，必须增加测试。 按国家标准《测试方法的精密度在重复性或再现性条件下所得测试结果可接受性的检查和最终测试结果的确定》(GBIT 1 1792一1989)，在重复性条件下，如果两个测试结果的绝对差不超过r的值，可取两个侧试结果的平均值作为最终测试结果。如果两个结果的绝对差超过r的值，并且测试费用较低，须再做两次测试。当4个结果的极差(即其中的最大值与最小值之差)不超过相应的临界极差c，瓜(4)二3.6a，时，取4个结果的平均值作为最终测试结果。如果两个结果的绝对差超过r的值，并且测试费用较高时，只须再作一次测试。当3个结果的极差不超过相应的临界极差
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条