1) Reinforcement Learning
增强型学习
1.
Hybrid Intelligent Control for Ship Steering Based on Reinforcement Learning Algorithm;
基于增强型学习算法的船舶运动混合智能控制
2.
In this paper, a hierarchical reinforcement learning algorithm is investigated for Markov Decision Process with average reward.
对平均报酬型马氏决策过程 ,本文研究了一种递阶增强型学习算法 ;并将算法应用于一个两台机器组成的闭环可重入生产系统 ,计算机仿真结果表明 ,调度结果优于熟知的两种启发式调度策略 。
3.
A set of optimised fuzzy control rules can be automatically generated through reinforcement learning based on the state variables of object system.
该控制器能根据被控对象的状态通过增强型学习自动生成模糊控制规则 。
2) reinforcement learning
增强学习
1.
Parallel machines scheduling with reinforcement learning;
基于增强学习的平行机调度研究
2.
Optimized negotiation strategy based on reinforcement learning;
一种优化的基于增强学习协商策略
3.
A survey of direct policy search methods in reinforcement learning;
增强学习中的直接策略搜索方法综述
3) reinforcement learning
增强式学习
1.
However,reinforcement learning will take much time using the trial and error mechanism without the certain environment,and not satisfy the real-time request.
由于增强式学习不需要精确的环境模型 ,而是采用逐次逼近的机理 ,所以微直升机需要很大的计算开销 ,难以满足实时性要求。
2.
Each agent does not know the others structures of Q function and payoff using this multi-agent reinforcement learning without rigorous condition.
提出一种多智能体增强式学习方法 ,每个智能体在学习过程中将其他智能体和环境区分开来 ,并且通过维持其他智能体的替代传导径迹来预测它们的行为 ,从而也确定了自身的行为 。
3.
To solve the robot s path planning problem in dynamic environment, this paper applies adaptive learning to path planning based on reinforcement learning.
本文结合机器人路径规划问题介绍了增强式学习方法 ,实现了动态环境中基于增强式学习的自适应路径规划 。
4) Sarsa reinforcement learning algorithm
Sarsa增强学习算法
5) connectionist reinforcement learning
连接增强式学习
1.
The robot needs to memorize the behaviors and states, at the same time the EMS memory space is not enough, the connectionist reinforcement learning can approximate the Q function with MLPs, and generalize the state space to economize the memory space.
机器人在学习过程中需要对行为状态进行记忆,连接增强式学习利用多层感知器逼近Q函数,泛化状态空间,节约了存储容量。
6) evolutionary reinforcement learning
进化增强学习
补充资料：增强型与耗尽型金属-氧化物-半导体集成电路
耗尽型MOS晶体管用作负载管，增强型MOS晶体管用作驱动管组成反相器（图1），并以这种反相器作为基本单元而构成各种集成电路。这种集成电路简称E/D MOS。
特点 E/D MOS电路的速度快，电压摆幅大,集成密度高。MOS反相器的每级门延迟取决于负载电容的充电和放电速度。在负载电容一定的条件下，充电电流的大小是决定反相器延迟的关键因素。各种MOS反相器的负载特性见图2。在E/D MOS反相器中，作为负载的耗尽型管一般工作在共栅源（栅与源相连,其电压uGS＝0）状态。把耗尽型MOS晶体管的输出特性IDS～VDS曲线，沿纵轴翻转180o,取出其中uGS＝0的曲线,即可得到E/D MOS反相器的负载（图2）。E/D MOS反相器具有接近于理想恒流源的负载特性。与E/E MOS反相器(负载管和驱动管都用增强型MOS晶体管的)相比,同样尺寸的理想E/D MOS电路，可以获得更高的工作速度,其门延迟(tpd)可减少至十几分之一。由于耗尽型管存在衬偏调制效应,E/D MOS反相器的负载特性变差,tpd的实际改进只有1/5～1/8。此外，由于E/DMOS反相器输出电压uo没有阈电压损失，最高输出电压uo可达到电源电压UDD=5伏(图1)。因此，比饱和负载E/E MOS反相器的电压摆幅大。另一方面,由于E/D MOS反相器的负载特性较好，为了达到同样的门延迟,E/D MOS反相器的负载管可以选用较小的宽长比,从而占用较少的面积;为了得到相同的低电平,E/D MOS反相器的βR值也比E/E MOS反相器的βR值小些。与E/E MOS电路相比，E/D MOS电路的集成密度约可提高一倍。
结构与工艺 只有合理的版图设计和采用先进的工艺技术,才能真正实现E/D MOS电路的优点。图3是E/D MOS反相器的剖面示意图。E/DMOS电路的基本工艺与 NMOS电路类同（见N沟道金属-氧化物-半导体集成电路）。其中耗尽管的初始沟道，是通过砷或磷的离子注入而形成的。为了使负载管的栅与源短接，在生长多晶硅之前，需要进行一次"埋孔"光刻。先进的 E/D MOS的结构和工艺有以下特点。①准等平面：引用氮化硅层实现选择性氧化，降低了场氧化层的台阶；②N沟道器件:电子迁移率约为空穴迁移率的三倍,因而N沟道器件有利于提高导电因子；③硅栅自对准：用多晶硅作栅，可多一层布线。结合自对准，可使栅、源和栅、漏寄生电容大大减小。
采用准等平面、 N沟道硅栅自对准技术制作的 E/D MOS电路，已达到tpd≈4纳秒，功耗Pd≈1毫瓦,集成密度约为300门／毫米2。E/D MOS电路和CMOS电路是MOS大规模集成电路中比较好的电路形式。CMOS电路（见互补金属-氧化物-半导体集成电路）比E/D MOS电路的功耗约低两个数量级,而E/D MOS电路的集成密度却比CMOS电路约高一倍,其工艺也比CMOS电路简单。E/D MOS电路和CMOS电路技术相结合，是超大规模集成电路技术发展的主要方向。
特点 E/D MOS电路的速度快，电压摆幅大,集成密度高。MOS反相器的每级门延迟取决于负载电容的充电和放电速度。在负载电容一定的条件下，充电电流的大小是决定反相器延迟的关键因素。各种MOS反相器的负载特性见图2。在E/D MOS反相器中，作为负载的耗尽型管一般工作在共栅源（栅与源相连,其电压uGS＝0）状态。把耗尽型MOS晶体管的输出特性IDS～VDS曲线，沿纵轴翻转180o,取出其中uGS＝0的曲线,即可得到E/D MOS反相器的负载（图2）。E/D MOS反相器具有接近于理想恒流源的负载特性。与E/E MOS反相器(负载管和驱动管都用增强型MOS晶体管的)相比,同样尺寸的理想E/D MOS电路，可以获得更高的工作速度,其门延迟(tpd)可减少至十几分之一。由于耗尽型管存在衬偏调制效应,E/D MOS反相器的负载特性变差,tpd的实际改进只有1/5～1/8。此外，由于E/DMOS反相器输出电压uo没有阈电压损失，最高输出电压uo可达到电源电压UDD=5伏(图1)。因此，比饱和负载E/E MOS反相器的电压摆幅大。另一方面,由于E/D MOS反相器的负载特性较好，为了达到同样的门延迟,E/D MOS反相器的负载管可以选用较小的宽长比,从而占用较少的面积;为了得到相同的低电平,E/D MOS反相器的βR值也比E/E MOS反相器的βR值小些。与E/E MOS电路相比，E/D MOS电路的集成密度约可提高一倍。
结构与工艺 只有合理的版图设计和采用先进的工艺技术,才能真正实现E/D MOS电路的优点。图3是E/D MOS反相器的剖面示意图。E/DMOS电路的基本工艺与 NMOS电路类同（见N沟道金属-氧化物-半导体集成电路）。其中耗尽管的初始沟道，是通过砷或磷的离子注入而形成的。为了使负载管的栅与源短接，在生长多晶硅之前，需要进行一次"埋孔"光刻。先进的 E/D MOS的结构和工艺有以下特点。①准等平面：引用氮化硅层实现选择性氧化，降低了场氧化层的台阶；②N沟道器件:电子迁移率约为空穴迁移率的三倍,因而N沟道器件有利于提高导电因子；③硅栅自对准：用多晶硅作栅，可多一层布线。结合自对准，可使栅、源和栅、漏寄生电容大大减小。
采用准等平面、 N沟道硅栅自对准技术制作的 E/D MOS电路，已达到tpd≈4纳秒，功耗Pd≈1毫瓦,集成密度约为300门／毫米2。E/D MOS电路和CMOS电路是MOS大规模集成电路中比较好的电路形式。CMOS电路（见互补金属-氧化物-半导体集成电路）比E/D MOS电路的功耗约低两个数量级,而E/D MOS电路的集成密度却比CMOS电路约高一倍,其工艺也比CMOS电路简单。E/D MOS电路和CMOS电路技术相结合，是超大规模集成电路技术发展的主要方向。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条