1) clock tree synthesis
时钟树综合
1.
To ensure timing requirement on digital integrated circuits,clock tree synthesis is very important on ASIC backend physical layout design.
时钟树综合在芯片设计后端物理设计过程中,对于保证数字集成电路的时序是非常重要的。
2.
Which includes Floorplan and Place, CTS (Clock Tree Synthesis) , as well as Routing and DFM (Design For Manufacturing) methodology and technology.
探讨了芯片物理实现过程中的时钟树综合、版图规划和布局,以及布线和可制造性设计的方法和技术。
3.
18um 1p6m technology under the design ? ow of Synopsys,compared with the old clock tree synthesis method,the power is reduced by 5.
通过完成物理设计动态仿真和功耗分析的数据表明,在保证时序收敛的前提下,相比传统时钟树综合方法,功耗降低了5。
3) clock tree synthesis
时钟树合成
4) clock tree
时钟树
1.
In designing synchronous digital integrated circuits, the design of clock tree is an important component, which may greatly affect the performance and reliability of the system.
时钟树的设计是同步数字集成电路设计中的一个重要部分,对系统的性能和可靠性有很大影响。
2.
This paper proposes a new methodology to design highly-balanced and highly-reliable front-end controllable clock tree,and solves the problem that clock tree has to be designed iteratively until performance and power dissipation requirements are met in back-end flow.
提出一种新的高平衡、高可靠性的前端可控时钟树设计方法,解决时钟树需要在后端工具中多次反复以达到满足性能和功耗要求的问题。
3.
A method is proposed to balance the clock network by inserting diversified buffers in clock trees and the timing violation of the designs is fixed by using useful clock skew.
分析了时钟偏移的产生机理,提出了怎样使用CTS在时钟树中插入不同驱动能力的缓冲器,以平衡时钟网络,以及如何利用有用的时钟偏移来改善电路的时序。
5) clock tree latency
时钟树延时
6) Clock Synthesize
时钟合成
补充资料：三倍体综合征和三倍体与二倍体混合体综合征
三倍体综合征和三倍体与二倍体混合体综合征
三倍体指增加一组额外的染色体，约占妊娠的2%。额外的染色体多来自父亲，66%由于两次受精，24%由于所受的精子是二倍体，10%由于受精的卵是二倍体。胎儿大都流产，约为染色体异常自然流产的20%。孕妇可以伴发不同程度的妊高征，胎儿由于胎盘囊性变或细胞遗传学异常而死亡，只有3%的69，XXY存活。偶有三倍体婴儿在妊娠28周后出生，二倍体与三倍体混合体综合征更少见，均有严重的发育缺陷。表现：胎盘大有囊性变。骨骼方面混合体综合征者骨骼生长不对称。颅骨发育不良，后囟门大，眼距过宽，虹膜缺损，甚至小眼。鼻梁低，耳畸形，口颌小。第3、4指并指，通贯掌纹，马蹄内翻畸形足。先天性心脏病(心房和心室间隔缺损)。男性尿道下裂，阴茎小，隐睾，睾丸间质细胞增生。脑异常。肾上腺发育不全，肾畸形。此类综合征胎体大多流产，出生后也会早期死亡。存活的二倍体与三倍体混合体一般都有精神运动障碍。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条