补充资料：集成电路测试原理

集成电路测试原理
integrated circuit test principle

J icheng diQniu Ceshi yuanll集成电路测试原理(integrated circult testpdnciple)集成电路(Ie)测试是指在研制、生产和使用IC时，对其主要电学特性及逻辑功能进行的测量和检验。测试的最终目的是保证所用IC产品的质量和可靠性。如在IC的研制开发过程中，为了验证逻辑设计、电路设计、版图设计和工艺设计是否正确，是否达到了预定的要求，就必须反复地进行测试一修改一再测试;在IC的生产过程中，由于IC制造工序复杂，生产的IC不可能完全没有故障，就需要通过测试进行挑选和分级;在IC投人使用时，可以通过测试来剔除那些失效的芯片，从而保证产品的可靠性。 集成电路的测试可分为目的测试和性能测试两大类。目的测试包括设计验证测试、生产测试、人库检验和产品组装后的系统测试。性能测试指参数测量和逻辑功能测试，参数测量又分直流(静态)参数测量和交流(动态)参数测量。 按照测试方式的不同，集成电路的测试还可分为离线测试和在线测试两种。 直流参数测量普遍采用加电压测电流和加电流测电压的方法，交流参数的测量则采用传统的时域和频域的方法，功能测试的基本方法是激励一响应法。最常用的测试模式有合格或不合格(〔孤〕/NO〔刃)模式、数据记录模式和验证模式。被测的集成电路类型有数字lC、模拟IC和数模混合信号IC。 数字IC测试 功能侧试是数字IC测试的主要内容，它用于验证器件是否能完成设计所预期的或规格所规定的工作或功能，其测试方法主要有比较法和存储响应法。如果有标准器件，可以采用与标准器件相比较的方法。随着IC集成度的提高，目前普遍采用存储响应法。其工作原理(见图l)是在计算机控制下，测试结果┌───┐ │驱动器│ └───┘ ┌─────┐│图形产生器│└─────┘图1数字IC刚试原理框图通过逻辑模拟或故障模拟产生所需要的测试图形序列并存储于测试系统的高速缓冲存储器(图形产生器)中。测试时，随测试主频率逐个读出，并经图形产生电路形成具有确定逻辑关系和定时关系的测试图形。将该测试图形序列经驱动器施加于被测器件的输人端，作为激励，并将测试图形序列的输出预期图形(预期响应)作为标准，逐拍与被测输出的响应进行逻辑比较，观察二者是否相同，以此来判别被测器件的逻辑功能是否正常。 功能测试最重要的部分是测试图形的生成，近年来已形成了一套较完整的测试生成理论。生成方法有确定性生成和非确定性生成两种。

说明：补充资料仅用于学习参考，请勿用于其它任何用途。