1) controller area network bus
局域网络控制器总线
2) CAN bus
控制局域网络总线
3) CAN bus
控制器局域网总线
1.
An USB-to-CAN adapter using an ATmega8515 microcontroller is proposed based on analysis of the communication bottleneck between computers and the CAN bus and practical requirement of data transfer rate.
该文通过分析目前PC机和CAN总线之间通信的"瓶颈"问题,从通信的实际效率角度出发,设计了基于微控制器ATmega8515的通用串口总线到控制器局域网总线的适配器。
4) Controller Area Network(CAN)bus
控制器局域网(CAN)总线
5) controller area network(CAN)
控制器局域网络
1.
The hardware and software design of the controller area network(CAN) bus for diesel hybrid(electric) vehicle were presented based on both the protocols CAN2.
0B和J1939协议,设计了柴油机混合动力客车的控制器局域网络(CAN)总线通信的硬件以及软件,分析了提高通信实时性的CAN通信程序设计方法:CAN通信帧分时收发、缓冲器分时共享以及通信收发优先级调度。
2.
Controller Area Network(CAN) is a kind of serial communication network that supports the distributed control and the real time control,and has characteristics of high capability and high reliability.
控制器局域网络 ( CAN)是一种能有效支持分布式控制或实时控制的串行通信网络 ,具有高性能和高可靠性的特点。
3.
For controller area network(CAN) bus has a lower application level now at home,not inline with CAN high layer prtocol of international standard,one of CAN high layer protocol CANopen was illustrated.
针对目前控制器局域网络(CAN)在国内的总体应用层次较低,没有和国际标准的CAN高层协议接轨的问题,对CAN高层协议CANopen进行了阐述,对CANopen主从站节点的功能与设置进行了研究。
6) Control Area Network(CAN)
控制局域网现场总线
补充资料：总线控制器
总线控制器
bus controller
信号，并用这些信号对存储器和输人输出系统的地址锁存、数据收发、允许写和允许输出等进行控制。控制翰人信号控制箱出状态箱人 ┌───┐ │状态机│ └───┘┌──┐ │状态│ │解码│ └──┘ 命令拾出 图1总线控制器电路结构 使用总线控制器的数据允许1〕EN和数据收发Efl丫R信号控制数据总线收发器;其中，用DEN启动数据收发器，用D】丫豆控制数据收发器的方向。利用对DEN和I〕T/R的定时控制，可以避免总线主控设备、数据总线收发器等的总线争用。 利用允许地址锁存ALE的输出确定对地址锁存的时间。从前一个总线操作完成到下一个总线操作出现在锁存器输出端为止，ALE至少要提供一个系统地址保持时间。利用该保持时间，支持多总线和公用存储系统。另外，系统命令的延迟也受到总线控制器的控制。命令延迟信号允许增加地址或写数据的时间，以便系统总线命令借助延迟完成各种总线操作。 使用总线控制器，是为了解决CPU控制负载过重与外引线数目受限制等问题。它使CPU仅产生状态信号，不直接产生控制存储器或1/0电路的读写信号。在构成系统时，就需要总线控制器译码状态信息，从而产生能直接控制驱动存储器和1/0读写的信号。由于总线控制器需要较高的负载能力，因此，一般采用双极型电路。 典型的总线控制器产品为82 C 288，它采用高速CHM()S技术。其主要功能有:提供局部总线和系统总线命令和控制，单+SV电压，全静态器件，与HM(万技术的82288全兼容。zongxian kongzh.qi总线控制器(bus controller)计算机系统中用以代替中央处理器(CPtl)，提供总线控制和命令信号的一种专用集成电路。一般情况下，CPU输出表征该总线周期要存取的设备的状态信号，通过总线控制器产生该总线周期所需的全部总线控制信号及命令输出信号，并对连在总线上的存储器和输人输出(I/O)设备进行控制。总线控制器也称系晚总伐挂润霖。 总线控制器的内部结构主要由状态解码、控制输人逻辑、状态机、控制输出逻辑和命令输出逻辑等组成，其电路结构如图1所示。控制输出提供允许地址锁存ALE、数据收发1〕1，/R、数据允许DEN等
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条