1) JK flip-flop
JK触发器
1.
Taking the latch composed of two inverters as basic storage unit, this paper proposes a novel CMOS JK flip-flop based on the design at switch level.
该文以双反相器闩锁电路为基本存贮单元,采用开关级设计方法设计出一种新型的CMOS JK触发器。
2.
A novel quantum logic element called MOBILE (monostable-bistable transition logic element) and its functional theory are introduced,and a synchronous set-reset edge-trigged JK flip-flop based on MOBILE is designed.
介绍了一种新型量子逻辑单元电路——单稳双稳转换逻辑单元及其工作原理 ,在此基础上探讨并设计了以MOBIL E为基本单元电路的具有同步置位复位功能的边沿型 JK触发器电路 ,从而丰富了量子电路中触发器的类
3.
Taking JK flip-flop as an example, a minimization technique of J and K excitation functions based on behaviors of flip-flop was proposed.
以JK触发器为例,提出了一种基于触发器行为的J、K激励函数的最小化技术。
2) JK trigger
JK触发器
1.
A Brief Analysis of the Drawing Techniques of JK Trigger s Oscillogram;
浅析JK触发器有关波形的画法
3) TTL JK edge-triggered flip-flop
JK边沿触发器
1.
In this paper ,the unusual phenomena of TTL JK edge-triggered flip-flops are brought forth by experiment when the Cp edge s time is excessive long , and the cause of it is proved up , the formulae for the maxima of CP edge s time are set up as well , which is consistent with the practical measurement.
用实验展现了CP边沿时间过长时集成TTLJK边沿触发器出现的异变现象,探明了产生异变现象的原因,推导了CP边沿时间最大值的计算公式,与实际测量取得了一致的结果。
4) four-valued JK flip-flops
四值JK触发器
5) master-slave JK-FF
主从JK触发器
1.
Talking about one and only change of master-slave JK-FF;
主从JK触发器的一次变化问题
6) trigger
[英]['trɪɡə(r)] [美]['trɪgɚ]
触发，触发器
补充资料：触发器
| 触发器 trigger 在外加信号下能转换工作状态的电路。通常用触发器的输出端电压表明其工作状态。触发器分为两类：一类称为双稳态触发器。它有两个稳定的工作状态，在外加信号的触发下电路可从一种稳定工作状态转换到另一种稳定的工作状态。另一类称为单稳态触发器。它有一个稳定的工作状态和一个暂时稳定的工作状态。无外加信号触发时触发器处于稳定的工作状态；受外加信号触发后，触发器从稳定的工作状态转换到暂时稳定的工作状态，经过短暂时间后，自动返回到原来的稳定工作状态。各种触发器均可由分立元件构成，也可由集成电路来实现。但随着集成电路技术的发展，集成触发器的品种逐渐增加，性能优良，应用日益广泛。基本触发电路有R-S触发器、T触发器、D触发器、J-K触发器等。 |
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条