1) reused IP core
可复用IP核
1.
To enhance the reusability and reduce the development cycle,the scheme implemented with Field Programable Gate Array(FPGA)and reused IP core is proposed.
为了提高全数字交流伺服系统中各个功能模块的可复用性,缩短开发周期,分析了可复用IP核的设计方法与准则,依据电压空间矢量脉宽调制原理,采用自顶向下的设计方法,给出了系数整定、扇区判断、时间计算与分配、数据锁存以及PWM生成等模块的设计方法,实现了一种采用FPGA和可复用知识产权核(IP Core)相结合的全数字化速度伺服系统。
2) IP core reuse
IP核复用
1.
The IP core reuse technology used in .
本文主要介绍了用VerilogHDL进行FPGA设计和优化的一些实用方法,最后还介绍了IP核复用技术在FPGA设计中的应用。
4) Reusable IP Core
复用IP核
1.
Research on Test Architectures of Reusable IP Core and SOC (System on a Chip);
可复用IP核以及系统芯片SOC的测试结构研究
6) reusable IP cores
可重用IP核
补充资料：复序列的核
复序列的核
kernel of a complex sequence
复序列的核[k曰‘‘a~沙ex歇甲.鱿思;二即。劝Mn·理袱肋益no姗加~触。c珊〕 对于序列{:。}，在扩充复平面上如下定义的点集:设R。是复平面上含有:。十，，:。十2，…的最小闭凸域.如果不存在含有这些点的半平面，则R。是包括无穷远点的整个复平面;如果存在含有这些点的半平面，则R。是这些半平面之交.如果{:。}无界，则无穷远点属于R。，否则无穷远点不属于R。，交K=门二，R。称为序列{:。}的核(址涨lofthese-quence). 如果{:。}有界，则其核与其极限点集的闭凸包相同;如果{:。}收敛到:。(:。砖的)则其核是{:。}.实序列{:。}的核(ken℃1 ofa耐s闪优nce)是实直线上端点为 “一黑“。，b一厄“。的区间‘序列的核不可能是空集，但它可能只含有无穷远点，例如，序列{:。}，:。=n十栩.具有仅由无穷远点构成的核的序列毛:。}有时称为定发散的(defi川tely diVer罗nt)·对于实数列，这意味着:。一+的或z。~一的. 在可求和性理论中要考虑求和法的核包含问题.求和法A称为在序列集U上比求和法B具有较强核，如果对任一{z，}C=U有K，C=K，，这里K，，K，分别表示A，B的核，即{:。}的平均序列的核.
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条