1) bus arbitration logic
总线仲裁逻辑
1.
By increasing off-chip memory,producing the TFT timing and bus arbitration logic from FPGA,the CPU and LCD module can share the display memory without conflict,it can effectivly reduce the CPU s loading.
通过增加片外显示存储器,由FPGA产生TFT-LCD所需的控制时序并完成总线仲裁逻辑,实现CPU和LCD模块对显示存储器的共享访问,有效的降低了CPU的负荷。
2) Iogic judge
逻辑仲裁
3) arbitration logic
仲裁逻辑
1.
The improved model of input buffer presented is to insert a quasi random memory between input queue and arbitration logic at ATM switching unit.
改进的输入缓冲方案是在 ATM交换单元的输入队列和仲裁逻辑之间加入一个准随机存储器 。
4) Bus Arbitration
总线仲裁
1.
It also introduces in detail the design thought of realizing system bus arbitration and logical control by largescale FPGA chip.
通过分析装甲车车载图像跟踪系统的任务和应用环境,设计了以TM S320C 6202数字信号处理器(DSP)为核心,结合PC 104嵌入式计算机的双处理器并行处理硬件平台;详细介绍了利用大规模FPGA芯片实现系统总线仲裁和逻辑控制的设计思想;并给出了体现系统智能化程度的——DSP模块的程序智能加载技术以及其实现方法。
2.
The complex programmable logic unit CPLD was applied in the design of the bus arbitration organization.
在总线仲裁机构设计中应用了复杂可编程逻辑器件CPLD ,固化了和总线仲裁有关的总线逻辑关系 。
5) address arbitration logic
地址仲裁逻辑
6) bus arbitration device
总线仲裁器
1.
To meet various situation the bus arbitration device is designed using FPGA.
利用现场可编程门阵列(FPGA)设计PCI总线仲裁器,以适应各种不同要求的应用场合。
补充资料：系统总线仲裁器
系统总线仲裁器
system bus arbitrator
x}tong zongx}an zhongcaiql系统总线仲裁器(system bus arbitrator)系统总线的裁决机构。在多处理机系统中，当有1个以上的处理机或计算机模块要求使用系统总线而导致争用情况时，由它来裁决该由哪个处理机或哪个计算机模块使用系统总线。系统总线仲裁器一般由仲裁算法和相应的硬件构成。仲裁算法性能的优劣对系统性能有较大影响。 常用的仲裁算法有: (1)静态优先级算法它为每个连到总线上的处理机(或计算机模块)分配一个唯一的固定优先级。当多个处理机同时请求使用系统总线时，仲裁器使优先级最高的申请者使用总线。通常用菊花链方式来确定优先级，越靠近仲裁器的处理机的优先级越高。这种算法的优点是简单、易实现。缺点是优先级低的处理机很少有机会使用总线。 (2)均等算法通常以轮转方式将总线按固定长短的时间片依次供各处理机使用。常用于同步总线。优点是算法较简单且能保证各处理机有均等机会使用总线。缺点是平均等待时间较长。此外，若轮到的处理机不用总线时，将造成总线带宽的浪费。 (3)动态优先算法根据总线使用情况和相应规则，动态地改变连接到总线上的处理机的优先级。如近期最少使用算法，将最高的优先级分给在最长时间间隔内未使用总线的处理机。又如循环菊花链算法，根据离最后一次使用总线的处理机所处位置远近来分配优先级。距离越近的处理机，它的优先级越高。动态优先算法的优点是兼顾了前两种算法的优缺点，即有较小的平均等待时间而又可使系统中各处理机有更均等的机会使用总线，缺点是控制逻辑较复杂。 (4)先来先服务算法这是理想的仲裁算法，它不按优先级选择申请者，因而有最好的均等性，但实现较困难。主要作为一种衡量其它算法优劣的标准。 上述各种仲裁算法，可用集中式或分布式结构实现。集中式结构由一个仲裁器统一实现仲裁算法，常用轮流查询或独立请求和准用等硬件机构实现。分布式结构则将仲裁硬件分布到各个处理机中，分配给每个处理机一个唯一的优先号，欲请求使用总线的处理机将自己的优先号由各自的分布仲裁器送到共享的请求有效线上进行逻辑“或”操作，形成一个合成优先号。然后再由分布仲裁器将各处理机优先号与此合成优先号相比较，优先号小于此合成优先号的处理机将自动撤销请求，获得总线使用权的将是具有最高优先号的处理机。分布式仲裁结构的主要优点是具有较高可靠性。 系统总线仲裁器的工作过程如下:首先通过请求线接收各处理机发来的使用总线请求;然后由仲裁器按照仲裁算法加以裁决并向选中的处理机在总线准用线上发出总线有效信号;最后由被选中的处理机通过总线忙控制线，向其它处理机表明总线已被占用。主控处理机使用总线传送信息后便撤销总线忙信号，从而使仲裁器可再去响应和选择其它处理机对总线的请求。 标准总线都具有仲裁机构，如VM[E总线仲裁器采用集中式结构，而Mtdtibus~n和Future bus等总线仲裁器则采用分布式结构。这些总线一般都支持优先和均等混合仲裁算法，以适应多处理机系统的需要。对外围部件使用优先仲裁算法，而对其它处理机则使用均等仲裁算法，以使各处理机有较均等机会使用系统总线。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条