6) CMOS
互补金属氧化物半导体
1.
25 μm 1P3M CMOS process is applied in the design.
25μm 1P3M的标准互补金属氧化物半导体(CMOS)工艺。
2.
A development of infrared focal plane array (IRFPA) complementary metal oxide semiconductor (CMOS) readout integrated circuit (ROIC) is introduced.
介绍了一种红外焦平面阵列( IRFPA)互补金属氧化物半导体 ( CMOS)读出集成电路 ( ROIC)的研制方案 ,叙述了读出电路的电路原理及工作时序、电路参数设计、版图设计及工艺分析。
3.
The radio frequency integrated circuits based on CMOS (Complementary Metal Oxide Semiconductor) process have more and more markets and prosperous future.
而基于CMOS(互补金属氧化物半导体)工艺的射频集成电路具有着广泛的市场和发展前景,无线接收机中的关键模块低噪声放大器(Low Noise Amplifier)则成为热点中的热点。
补充资料：半导体工艺技术面临重大飞跃
Intel、摩托罗拉、IBM等公司与美国三个国家实验室昨日披露了超紫外线光刻技术的步进机（stepper）原型。
专家预估，EUV初步将投入0.07微米工艺的试产，未来至少可将芯片工艺技术带入0.03微米的领域，甚至不无直逼0.007微米工艺的可能。
ITdoor援引亚洲华尔街日报昨日报导称，由于部分研究人员早已预估，除非产业采用缩小芯片的电路尺寸技术，否则长期以来让半导体产业维持成长的摩尔定律可能会在2005年失效。为此，半导体产业已相继投入新工艺技术的开发工作。如今，初步的开发成果即将公布，由Intel、IBM、摩托罗拉等公司所组成的企业联盟与美国三个国家实验室，昨日在加州桑迪亚国家实验室展示采用EUV技术的步进机原型。该企业联盟投入EUV的开发经费已逾2.5亿美元，并期许EUV可让摩尔定律的寿命再延长至少10年。
EUV技术是以超紫外线将超精的电路线显影于晶圆上，其产生的电路较传统的光束光刻技术缩小7～20％。目前产业界最精密的工艺技术是0.13微米，上周Intel才宣布以0.13微米工艺产出芯片，但绝大部分仍将采用传统的制造技术。
专家预估，EUV初步将投入0.07微米工艺的试产，未来至少可将芯片工艺技术带入0.03微米的领域，甚至不无直逼0.007微米工艺的可能。
ITdoor援引亚洲华尔街日报昨日报导称，由于部分研究人员早已预估，除非产业采用缩小芯片的电路尺寸技术，否则长期以来让半导体产业维持成长的摩尔定律可能会在2005年失效。为此，半导体产业已相继投入新工艺技术的开发工作。如今，初步的开发成果即将公布，由Intel、IBM、摩托罗拉等公司所组成的企业联盟与美国三个国家实验室，昨日在加州桑迪亚国家实验室展示采用EUV技术的步进机原型。该企业联盟投入EUV的开发经费已逾2.5亿美元，并期许EUV可让摩尔定律的寿命再延长至少10年。
EUV技术是以超紫外线将超精的电路线显影于晶圆上，其产生的电路较传统的光束光刻技术缩小7～20％。目前产业界最精密的工艺技术是0.13微米，上周Intel才宣布以0.13微米工艺产出芯片，但绝大部分仍将采用传统的制造技术。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条