CPU核,CPU core,音标,读音,翻译,英文例句,英语词典

您的位置：首页 -> 词典 -> CPU核

1) CPU core 点击朗读

CPU核

The system is designed with an analogy circuit module and a C51 CPU core. 点击朗读

整体系统设计包括模拟电路模块和C51CPU核。

An 8 bit embedded CPU core compatible with Motorola 68HC05 is presented in the paper. 点击朗读

介绍了一个与 Motorola68HC0 5指令兼容的 8位 CPU核的设计 ,分析了系统结构和工作原理以及设计构思 ,最后简要介绍了一个用 VHDL语言实现的通用仿真验证软件。

An embedded 16-bit RISC CPU core was designed and implemented on FPGA. 点击朗读

本文基于FPGA平台设计并实现了一种嵌入式16位RISCCPU核。

更多例句>>

2) soft-core CPU 点击朗读

软核CPU

In any specific application of the system on programmable chip(SOPC),the instructions used compose a unique subset of the instruction set of the soft-core CPU.

在可编程片上系统(System on P rogramm ab le Ch ip,SOPC)中,特定应用程序中用到的指令是软核CPU指令集的子集,如果在FPGA中实现软核CPU时仅保留应用程序用到的指令子集,将可以提高硬件资源利用率。

更多例句>>

3) CPU core 点击朗读

CPU内核

This paper introduces the method to realize 1553B bus controller in FPGA, expatiating with emphasis on the method to construct a 32 b CPU core with reduced instructions in FPGA, the design of message generator, and the flow of message generation and process.

重点说明了在FPGA中构建一个精简指令的32位CPU内核的方法、消息发生器的设计以及消息发生与处理流程。

Through studying 8-bit CPU core and implementing it on FPGA, this paper has made a try on the research and design of SoC.

通过对8位增强型CPU内核的研究及其在FPGA(Field Programmable Gate Array)上的实现，对SoC设计作了初步研究。

4) Multi-Core CPU 点击朗读

多核CPU

Use Multi-Core CPU realizes high performance UTM; 点击朗读

用多核CPU实现高性能UTM

Design and Application of Crossbar Switch Bus in 64-bit Multi-core CPU; 点击朗读

64位多核CPU中交叉开关总线的设计与实现

Research on niche hybrid genetic algorithm based on multi-core CPU 点击朗读

多核CPU环境下小生境混合遗传算法的研究

更多例句>>

5) CPU Soft Core 点击朗读

CPU软核

例句>>

6) double kernal 点击朗读

双核CPU

补充资料：AMD CPU核心

Athlon XP的核心类型
　　Athlon XP有4种不同的核心类型，但都有共同之处：都采用Socket A接口而且都采用PR标称值标注。

Palomino
　　这是最早的Athlon XP的核心，采用0.18um制造工艺，核心电压为1.75V左右，二级缓存为256KB，封装方式采用OPGA，前端总线频率为266MHz。

Thoroughbred
　　这是第一种采用0.13um制造工艺的Athlon XP核心，又分为Thoroughbred-A和Thoroughbred-B两种版本，核心电压1.65V-1.75V左右，二级缓存为256KB，封装方式采用OPGA，前端总线频率为266MHz和333MHz。

Thorton
　　采用0.13um制造工艺，核心电压1.65V左右，二级缓存为256KB，封装方式采用OPGA，前端总线频率为333MHz。可以看作是屏蔽了一半二级缓存的Barton。

Barton
　　采用0.13um制造工艺，核心电压1.65V左右，二级缓存为512KB，封装方式采用OPGA，前端总线频率为333MHz和400MHz。

新Duron的核心类型

AppleBred
　　采用0.13um制造工艺，核心电压1.5V左右，二级缓存为64KB，封装方式采用OPGA，前端总线频率为266MHz。没有采用PR标称值标注而以实际频率标注，有1.4GHz、1.6GHz和1.8GHz三种。

Athlon 64系列CPU的核心类型

Sledgehammer
Sledgehammer是AMD服务器CPU的核心，是64位CPU，一般为940接口，0.13微米工艺。Sledgehammer功能强大，集成三条HyperTransprot总线，核心使用12级流水线，128K一级缓存、集成1M二级缓存，可以用于单路到8路CPU服务器。Sledgehammer集成内存控制器，比起传统上位于北桥的内存控制器有更小的延时，支持双通道DDR内存，由于是服务器CPU，当然支持ECC校验。

Clawhammer
　　采用0.13um制造工艺，核心电压1.5V左右，二级缓存为1MB，封装方式采用mPGA，采用Hyper Transport总线，内置1个128bit的内存控制器。采用Socket 754、Socket 940和Socket 939接口。

Newcastle
　　其与Clawhammer的最主要区别就是二级缓存降为512KB（这也是AMD为了市场需要和加快推广64位CPU而采取的相对低价政策的结果），其它性能基本相同。

Wincheste
Wincheste是比较新的AMD Athlon 64CPU核心，是64位CPU，一般为939接口，0.09微米制造工艺。这种核心使用200MHz外频，支持1GHyperTransprot总线，512K二级缓存，性价比较好。Wincheste集成双通道内存控制器，支持双通道DDR内存，由于使用新的工艺，Wincheste的发热量比旧的Athlon小，性能也有所提升。

Troy
Troy是AMD第一个使用90nm制造工艺的Opteron核心。Troy核心是在Sledgehammer基础上增添了多项新技术而来的，通常为940针脚，拥有128K一级缓存和1MB (1,024 KB)二级缓存。同样使用200MHz外频，支持1GHyperTransprot总线，集成了内存控制器，支持双通道DDR400内存，并且可以支持ECC 内存。此外，Troy核心还提供了对SSE-3的支持，和Intel的Xeon相同，总的来说，Troy是一款不错的CPU核心。

Venice
Venice核心是在Wincheste核心的基础上演变而来，其技术参数和Wincheste基本相同：一样基于X86-64架构、整合双通道内存控制器、512KB L2缓存、90nm制造工艺、200MHz外频，支持1GHyperTransprot总线。Venice的变化主要有三方面：一是使用了Dual Stress Liner (简称DSL)技术，可以将半导体晶体管的响应速度提高24％，这样是CPU有更大的频率空间，更容易超频；二是提供了对SSE-3的支持，和Intel的CPU相同；三是进一步改良了内存控制器，一定程度上增加处理器的性能，更主要的是增加内存控制器对不同DIMM模块和不同配置的兼容性。此外Venice核心还使用了动态电压，不同的CPU可能会有不同的电压。

SanDiego
SanDiego核心与Venice一样是在Wincheste核心的基础上演变而来，其技术参数和Venice非常接近，Venice拥有的新技术、新功能，SanDiego核心一样拥有。

说明：补充资料仅用于学习参考，请勿用于其它任何用途。

参考词条

双CPU CPU 86017 CPU卡多CPU CPU板

32位CPU核 8位CPU核软核CPU技术 CPU核心技术

说明：双击或选中下面任意单词，将显示该词的音标、读音、翻译等；选中中文或多个词，将显示翻译。
	您的位置：首页 -> 词典 -> CPU核 1) CPU core CPU核 1. The system is designed with an analogy circuit module and a C51 CPU core. 整体系统设计包括模拟电路模块和C51CPU核。 2. An 8 bit embedded CPU core compatible with Motorola 68HC05 is presented in the paper. 介绍了一个与 Motorola68HC0 5指令兼容的 8位 CPU核的设计 ,分析了系统结构和工作原理以及设计构思 ,最后简要介绍了一个用 VHDL语言实现的通用仿真验证软件。 3. An embedded 16-bit RISC CPU core was designed and implemented on FPGA. 本文基于FPGA平台设计并实现了一种嵌入式16位RISCCPU核。更多例句>> 2) soft-core CPU 软核CPU 1. In any specific application of the system on programmable chip(SOPC),the instructions used compose a unique subset of the instruction set of the soft-core CPU. 在可编程片上系统(System on P rogramm ab le Ch ip,SOPC)中,特定应用程序中用到的指令是软核CPU指令集的子集,如果在FPGA中实现软核CPU时仅保留应用程序用到的指令子集,将可以提高硬件资源利用率。更多例句>> 3) CPU core CPU内核 1. This paper introduces the method to realize 1553B bus controller in FPGA, expatiating with emphasis on the method to construct a 32 b CPU core with reduced instructions in FPGA, the design of message generator, and the flow of message generation and process. 重点说明了在FPGA中构建一个精简指令的32位CPU内核的方法、消息发生器的设计以及消息发生与处理流程。 2. Through studying 8-bit CPU core and implementing it on FPGA, this paper has made a try on the research and design of SoC. 通过对8位增强型CPU内核的研究及其在FPGA(Field Programmable Gate Array)上的实现，对SoC设计作了初步研究。 4) Multi-Core CPU 多核CPU 1. Use Multi-Core CPU realizes high performance UTM; 用多核CPU实现高性能UTM 2. Design and Application of Crossbar Switch Bus in 64-bit Multi-core CPU; 64位多核CPU中交叉开关总线的设计与实现 3. Research on niche hybrid genetic algorithm based on multi-core CPU 多核CPU环境下小生境混合遗传算法的研究更多例句>> 5) CPU Soft Core CPU软核例句>> 6) double kernal 双核CPU 补充资料：AMD CPU核心 Athlon XP的核心类型　　Athlon XP有4种不同的核心类型，但都有共同之处：都采用Socket A接口而且都采用PR标称值标注。 Palomino 　　这是最早的Athlon XP的核心，采用0.18um制造工艺，核心电压为1.75V左右，二级缓存为256KB，封装方式采用OPGA，前端总线频率为266MHz。 Thoroughbred 　　这是第一种采用0.13um制造工艺的Athlon XP核心，又分为Thoroughbred-A和Thoroughbred-B两种版本，核心电压1.65V-1.75V左右，二级缓存为256KB，封装方式采用OPGA，前端总线频率为266MHz和333MHz。 Thorton 　　采用0.13um制造工艺，核心电压1.65V左右，二级缓存为256KB，封装方式采用OPGA，前端总线频率为333MHz。可以看作是屏蔽了一半二级缓存的Barton。 Barton 　　采用0.13um制造工艺，核心电压1.65V左右，二级缓存为512KB，封装方式采用OPGA，前端总线频率为333MHz和400MHz。新Duron的核心类型 AppleBred 　　采用0.13um制造工艺，核心电压1.5V左右，二级缓存为64KB，封装方式采用OPGA，前端总线频率为266MHz。没有采用PR标称值标注而以实际频率标注，有1.4GHz、1.6GHz和1.8GHz三种。 Athlon 64系列CPU的核心类型 Sledgehammer Sledgehammer是AMD服务器CPU的核心，是64位CPU，一般为940接口，0.13微米工艺。Sledgehammer功能强大，集成三条HyperTransprot总线，核心使用12级流水线，128K一级缓存、集成1M二级缓存，可以用于单路到8路CPU服务器。Sledgehammer集成内存控制器，比起传统上位于北桥的内存控制器有更小的延时，支持双通道DDR内存，由于是服务器CPU，当然支持ECC校验。 Clawhammer 　　采用0.13um制造工艺，核心电压1.5V左右，二级缓存为1MB，封装方式采用mPGA，采用Hyper Transport总线，内置1个128bit的内存控制器。采用Socket 754、Socket 940和Socket 939接口。 Newcastle 　　其与Clawhammer的最主要区别就是二级缓存降为512KB（这也是AMD为了市场需要和加快推广64位CPU而采取的相对低价政策的结果），其它性能基本相同。 Wincheste Wincheste是比较新的AMD Athlon 64CPU核心，是64位CPU，一般为939接口，0.09微米制造工艺。这种核心使用200MHz外频，支持1GHyperTransprot总线，512K二级缓存，性价比较好。Wincheste集成双通道内存控制器，支持双通道DDR内存，由于使用新的工艺，Wincheste的发热量比旧的Athlon小，性能也有所提升。 Troy Troy是AMD第一个使用90nm制造工艺的Opteron核心。Troy核心是在Sledgehammer基础上增添了多项新技术而来的，通常为940针脚，拥有128K一级缓存和1MB (1,024 KB)二级缓存。同样使用200MHz外频，支持1GHyperTransprot总线，集成了内存控制器，支持双通道DDR400内存，并且可以支持ECC 内存。此外，Troy核心还提供了对SSE-3的支持，和Intel的Xeon相同，总的来说，Troy是一款不错的CPU核心。 Venice Venice核心是在Wincheste核心的基础上演变而来，其技术参数和Wincheste基本相同：一样基于X86-64架构、整合双通道内存控制器、512KB L2缓存、90nm制造工艺、200MHz外频，支持1GHyperTransprot总线。Venice的变化主要有三方面：一是使用了Dual Stress Liner (简称DSL)技术，可以将半导体晶体管的响应速度提高24％，这样是CPU有更大的频率空间，更容易超频；二是提供了对SSE-3的支持，和Intel的CPU相同；三是进一步改良了内存控制器，一定程度上增加处理器的性能，更主要的是增加内存控制器对不同DIMM模块和不同配置的兼容性。此外Venice核心还使用了动态电压，不同的CPU可能会有不同的电压。 SanDiego SanDiego核心与Venice一样是在Wincheste核心的基础上演变而来，其技术参数和Venice非常接近，Venice拥有的新技术、新功能，SanDiego核心一样拥有。说明：补充资料仅用于学习参考，请勿用于其它任何用途。参考词条双CPU CPU 86017 CPU卡多CPU CPU板

©2011 dictall.com