1) decoder
[英][,di:'kəʊdə(r)] [美]['di'kodɚ]
译码器
1.
Design of the decoder of BCH(31,21) code based on FPGA;
基于FPGA的BCH(31,21)码译码器的设计
2.
Development of decoder-testing instrument;
译码器测试仪的研制与应用
3.
Turbo codes decoder based on MAX-Log-MAP algorithm and DSP chip;
基于MAX-Log-MAP算法和DSP芯片的Turbo译码器
2) encoder
[in'kəudə]
译码器
1.
Implementation of Viterbi encoder based on VHDL;
基于VHDL的Viterbi译码器的实现
2.
Design and simulation on encoder by making use of Protel DXP software;
用Protel DXP进行译码器的设计和仿真
3.
The paper introduces the coder and encoder of G.
729协议编码器、译码器原理及应用,并讨论了此协议降低编码速率的几个关键技术。
4) decipherer
译码器;译码员
5) deciphering machine
译码器，译码机
补充资料：译码器
译码器
decoder
ylmoq!译码器(decoder)将每一个输人代码转换为另一个对应的输出代码，即完成翻译代码工作的组合逻辑电路。它常用在数字显示电路中。 图1是一个2线一4线译码器的逻辑图，AIA。是输人代码，Y3、YZ、Yl、Y。是输出代码。由表1可见，当A:、A。为任一代码时，Y3、YZ、Y卜Y。均给出一个对应的代码。而且，由于每个输出代码中仅有一位是1，因而可以分别用每根线的输出1状态作为一个输人代码的译码输出。 图12线一4线译码器的逻辑图 图1中的S端是附加控制端，S一1时译码器工作，S一。时译码器被禁止工作，每个输出端都停留在逻辑。状态。如果把S作为数据输人端，A:、A0作为地址输人端，则此电路又是一个多路分配器。 表1图i电路的功能表┌───┬──────┐│AIA。 │Y3 YZ YIY。 │├───┼──────┤│00 │0 0 01 │├───┼──────┤│01 │0 0 10 │├───┼──────┤│1O │0 1 00 │├───┼──────┤│11 │1 0 00 │└───┴──────┘ 在有些译码器中，每个输出代码中可能不止一位是1，常见的七段字形译码器就是一例。图2是七段字形译码器的符号，表2是它的功能表。从表2中可以看到，输人代码A3A:AIA。的。。。。一1001状态分别表示十进制数的O一9，输出代码的a、b、e、d、e、f、g分别控制着七段字符显示器(见图3)的一段。例如当A。AZAIA。=o一01(表示十进制的5)时，输出代码abedefg=10一2011，即a、C、d、f、g为1，于是对应的各段被点亮，在显示器上显示出5的字形。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条