2) single float-point
浮点单精度
3) float-point number with single precision
单精度浮点数
1.
The structure and design of adder or subtraction of float-point number with single precision are studied under the Active-HDL software environment of the Aldec company.
研究了单精度浮点数加/减法的结构及其设计方法,并在A ldec公司的Active-HDL软件环境下,采用VHDL语言进行设计,并进行了仿真验证,计算精度可以达到10-7。
4) single floating-point format
单精度浮点格式
5) single precision floating point multiplier
单精度浮点乘法器
1.
Using VHDL, three methods-iteration、array and Booth algorithm-of single precision floating point multiplier are implemented on a FPGA chip.
采用VHDL语言,在FPGA上实现了单精度浮点乘法器的3种算法———基本的迭代算法、阵列算法和Booth算法,并对以上3种算法的运算速度进行了测试和比较,通过时序图说明Booth算法的优越性,并根据软件测试中的判定覆盖提出了一种测试单精度浮点乘法器的方法。
6) IEEE 754 single precision floating-point standard
IEEE单精度浮点标准
补充资料：浮点数标准
浮点数标准
floating-point number standard
诞生后的很长一段时间里，由于没有统一的浮点标准，不同系列的计算机采用各不相同的浮点表示形式，给数值计算和软件移植带来了困难。考虑到徽处理器性能的不断提高和计算机应用的进一步普及，IEEE(电气和电子工程师协会)在80年代制定浮点标准，成为所有微处理器遵循的二进制浮点算术运算标准，即IEEE754标准(IEEE的另一个854标准主要针对十进制浮点运算，儿乎很少被使用)。 IEEE754标准于1985年3月获IEEE标准委员会批准，同年7月成为ANSI(美国国家标准学会)标准。标准的内容包括浮点数的表示形式、浮点操作的类型和定义、舍入方式、例外处理方法等。这里主要介绍浮点数的表示形式。 IEEE 754主要定义了单精度(32位)和双精度(64位)两种基本格式，以及扩充单精度和扩充双精度两种扩充格式，但对扩充精度仅指定了对精度的最低要求。计算机系统可以用硬件、软件或硬、软件结合的方式实现IEEE 754标准或标准的主要部分，且任何实现都必须至少包括单精度浮点格式。 在IEEE754的浮点格式中，尾数用原码表示，指数用增码表示，各种格式的有关参数见表1。 表1 IEEE754标准定义的浮点格式参数┌────┬───┬─────┬────┬─────┐│参数 │单精度│扩充单 │双精度 │扩充双 ││ │ │精度 │ │精度 │├────┼───┼─────┼────┼─────┤│表示 │24 │异32 │53 │》64 ││精度/位 │ │ │ │ │├────┼───┼─────┼────┼─────┤│最大指数│+127 │)+1 023 │+1 023 │)+16 383 │├────┼───┼─────┼────┼─────┤│最小指数│一126 │簇一1 022 │一1 022 │镇一16 382│├────┼───┼─────┼────┼─────┤│指数偏置│+127 │未指定 │+1 023 │未指定 │├────┼───┼─────┼────┼─────┤│指数部分│8 │妻11 │1l │)15 ││位数 │ │ │ │ │├────┼───┼─────┼────┼─────┤│格式总 │32 │妻43 │64 │)79 ││位数 │ │ │ │ │└────┴───┴─────┴────┴─────┘ 基本格式由1位符号:、指数部分e和小数部分f组成，如图1所示。对单精度数，。，f分别是8位和23位;对双精度数，。，f分别是n位和52位。左边是最高位。此格式表示的数X的值v由如下规则确定。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条