1) systolic VLSI
脉动阵列VLSI
1.
The systolic VLSI was designed to perform the new algorithm, followed by complexity analysis.
此外,为该算法设计出脉动阵列VLSI结构,并和现有结构进行了对比分析。
2) VLSI systolic array
VLSI脉动阵列
3) VLSI/WSI array
VLSI/WSI阵列
1.
Reconfiguration algorithm for degradable VLSI/WSI arrays based on neural networks;
基于神经网络的降阶VLSI/WSI阵列重构算法
2.
A neural network approach for redundancy VLSI/WSI arrays reconfiguration on Hopfield network is proposed on the basis of contradiction graph of fault element.
本文提出了一个基于Hopfield网络的单通道冗余VLSI/WSI阵列重构算法 ,根据阵列中缺陷单元的分布情况 ,构造相应的矛盾图模型 ,将阵列的重构问题转化为求矛盾图的独立集且使得独立集的顶点数恰为缺陷单元的个数 ,有效地解决了阵列的重构问题 。
4) systolic array
脉动阵列
1.
A square-root ellipsoidal state bounding algorithm for parallel computation using systolic arrays is proposed.
提出了一种易于脉动阵列实现的平方根椭球状态定界算法。
2.
In view of the requirements,a new method for real-time adaptive optical wavefront processor based on systolic array is proposed.
针对自适应光学系统对波前处理机高计算量、高实时性的要求,本文提出了一种基于脉动阵列的自适应光学实时波前处理方法。
3.
On the basis of above, a real-time wave-front reconstruction on a control flow systolic array is built.
针对波前复原算法计算量大、算法简单规则的特点,本文研究了波前复原部分的并行算法以及复原矩阵的子孔径行系数簇变换和循环矩阵分解法,同时建立了基于控制流的波前复原脉动阵列。
5) degradable VLSI array
可重构VLSI阵列
6) systolic array
脉动式阵列
1.
Implementing large scale of systolic array in FPGA to accelerate pare-wise alignment can improve the efficiency of alignment remarkably.
在FPGA上实现大规模脉动式阵列对双序列比对算法进行加速能够大幅度提高比对的效率。
2.
The methods include the usage of systolic arrays and modified Euclidean iterative algorithm, and the replacement of general inversing circuit by book-up-table ROM.
针对DVB-H中RS(255,191)码译码器消耗硬件多、延迟时间长等缺点,通过采用脉动式阵列及新的修正Euclidean迭代算法实现结构,并用查找表ROM取代常规求逆电路,设计了一种高效低延迟的RS(255,191)译码器。
3.
The systolic array architecture shows good fitness for the algorithm.
脉动式阵列和Smith Waterman算法有比较好的吻合性 。
补充资料：脉动
1.指动脉的跳动。 2.机器或电流强度等像脉搏那样地周期性运动或变化。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条