1) carry elimination
进位消除
1.
Based on the gate-delay model,this paper analyzes the design and performance of those scalar adders and presents two control mechanisms for subwordparallel:Carry truncation and carry elimination.
基于门延迟模型对加法器原理及性能进行了分析,设计了进位截断和进位消除两种子字并行控制机制。
2) carry clear signal
进位消除信号
3) Eliminating precession
消除进动
4) elimination of the phase
相位消除
5) cis-elimination
顺位消除
6) carry clear
进位清除
补充资料：进位
加法中每位数等于基数时向前一位数进一，例如在十进位的算法中，个位满十，在十位中加一，百位满十，在千位中加一。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条