2) instruction-set architecture simulation
指令集架构模拟
1.
High performance retargetable instruction-set architecture simulation technique;
高性能可重构指令集架构模拟技术
3) instruction set simulator
指令集模拟器
1.
A hardware/software co-simulation method is presented which integrates an event-driven VHDL hardware simulator with an instruction set simulator (ISS).
提出一种在嵌入式系统软硬件协调设计中对系统功能进行验证的软硬件协同模拟方法 该方法使用指令集模拟器 (ISS)和事件驱动硬件模拟器分别完成软硬件的模拟 ,并采用C ++语言构造处理器的总线功能模型 ,实现软硬件模拟器的信息交互 重点讨论指令集模拟器、总线功能模型以及硬件模拟器协同模拟接口的设计与实现方法 ,同时还给出了软硬件模拟器之间的同步算
2.
In this paper, the strategy of interpretative simulation is applied, and the design and implementation of retargetable instruction set simulator are discussed.
指令集模拟器是进行体系结构设计与评估及软件逆向工程开发的有利工具。
3.
The binary decoder is an important component of software tools such as instruction set simulators (ISSs), disassemblers and debuggers.
指令二进制码的译码过程是指令集模拟器、反汇编器以及调试器等软件的重要组成部分,译码效率直接影响到这类工具的性能。
4) Instruction Set Simulator(ISS)
指令集模拟器
1.
Instruction Set Simulator(ISS) and its application in processor modeling and verification are introduced.
介绍处理器仿真建模技术以及指令集模拟器在其中的应用,讨论处理器ISA,MA模型建立以及指令精确、时钟精确的指令集模拟器实现方法,提出一种基于多线程技术的调试器集成方法,介绍指令集模拟器在一款密码专用微处理器开发过程中的具体应用方法。
2.
Combining the Event-Driven Hardware Simulator with the Instruction Set Simulator(ISS),an effective and low-cost Co-Verification method is provided.
采用指令集模拟和硬件事件驱动模拟器相结合的协同模拟技术是一种高效的、低代价的嵌入式系统协同验证方案,但解决指令集模拟器和硬件模拟器之间的同步问题是保证协同模拟正确性和提高模拟效率的关键。
5) instruction set simulator(ISS)
指令集模拟程序
6) instruction simulation
指令模拟
补充资料：指令
指定计算机的操作和操作数或操作数地址的一组字符代码。由操作码和地址码组成。可被中央处理机理解和执行。操作码规定计算机操作的性质，地址码指出操作数所在地址和操作结果要送往的地址。参见“指令系统”。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条