1) step divider circuit
逐级分频电路
2) clock division circuit
分频电路
1.
Counter,as a typical clock division circuit,has some advantages such as easy implement,wave even.
计数器作为一种典型分频电路有容易实现、波形均匀等优点,其遵循二分频原理也就要求在应用中系统时钟必须是输出频率整数倍为前提。
3) Frequency Dividing Circuit
分频电路
1.
Three familiar problems of using VHDL hardware description language to design FPGA under the MAX plus II development platform are discussed in detail,the grade duty ratio frequency dividing circuit,the time delay circuit,the bilateral circuit.
详细讨论了在MAX plus II开发平台下使用VHDL硬件描述语言设计现场可编程门阵列(FP-GA)时常见的三个问题:等占空比分频电路、延时任意量的延时电路、双向电路。
4) circuit grade
电路分级
5) stage circuit
分级电路
6) counting-down circuit
分频电路，分频器
补充资料：分频
将较高频率变为其整数分之一低频率的方法。早期采用混频法，后又采用张弛振荡与被分频率同步法，还可用锁相法。在高频技术中，可用隧道二极管分频。常用二进制触发器分频法，利用反馈可实现任意分数的分频。分频所得信号可保留原信号的稳定度。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条